FPGA程序解读

felton

本人菜鸟，
$ V- r# U5 y  `; w正在学习的一段程序，如下：
+ R, a; J* A( G% ~! ]5 HADD_data u1_add_data(
.a(video_tmp[9:0]),   //输入下变频后的低10位信号
5 m% L7 C2 ~5 T( q! o0 H: {.b(video_sub),        //input [18:0] b
# {0 y  J, \0 Y; y* [.clk(iclk),
. |, J% G, U0 K  H.sclr(irst_n),
+ p8 w6 X/ P) G1 a! u7 w$ n.s(video_add)         //output [18:0] s
  r: ^2 J8 }) G# _+ R3 O);

( m9 X/ m/ H1 f: VSUB_data u2_sub_data(
.a(video_add),       //input [18:0] a
+ s4 x) A6 H& N) e! P/ C.b(video_delay),     //input [9:0] b
: o# M. t- u5 _" }$ w! o( A' n.sclr(irst_n),
.s(video_sub)       //output [18:0] s
);
% \4 l3 d7 Q/ ~; ^
- e+ R6 }6 }7 o! }) }7 `  U4 \always@(posedge iclk)
, u9 j! y+ \1 H  k! u( tbegin
   if(irst_n)begin
) j1 s9 M: B6 Q      video_delay<=10'd0;
   end
   else begin
     video_delay<=video_sub[18:9];
$ r% p, t9 R; }$ l   end
end
' X/ `; _7 I- J& P! m2 `& M6 y想请教一下大神，
5 ?4 ^) f! Q# E- C  i这段程序的作用是什么？
3 W4 x% h3 B+ i6 R+ C& z6 U6 m" _加法和减法互相嵌套比较乱，能不能讲解一下，非常感谢！

fanichicl

前两块是模块的例化，相当于调用函数。
目测是加法和减法模块。

abcde1234

调用函数