本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 设计异步多时钟系统的综合以及描述技巧
返回列表 发新帖
查看: 210|回复: 1
打印 上一主题 下一主题

设计异步多时钟系统的综合以及描述技巧

[复制链接]
A-Lin

该用户从未签到
跳转到指定楼层
1#
发表于 2019-7-11 09:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
设计异步多时钟系统的综合以及描述技巧

: A% s& t! Z+ V3 D5 T9 l& |$ j7 K  [4 W' K( Z9 w
本文论述了异步多时钟系统设计中的亚稳态问题以及正确的设计方法，适合中高级用户阅读。 本论文曾获得2001夏季年美国加州圣侯塞（硅谷）优秀论文第三名。 本文的论述主要是针对ASIC设计，对PLD/FPGA设计也有很好的借鉴意义。PLD/FPGA用户阅读时请留意PLD与ASIC设计之间的不同。& j, y3 ]% w4 o3 L  q. P' R% A
游客，如果您要查看本帖隐藏内容请回复

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-12 06:37 , Processed in 0.109375 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表