如下图电感附近铺铜，为什么要如图挖出一块儿出来？？

张湘岳

还没见过这样做的，我个人觉得也没有这个必要。
, j2 X4 C+ C* M3 n/ t9 O+ A* J+ U1 a
这个图铜块太大了，一般不超过焊盘。

anguchou

lynnzhen 发表于 2019-5-6 15:42
看了一下，下层没有其他信号
" V. P9 A, j, c% k导出封装看了下，封装上并没有keepout，而是后加的。

7 m( ^6 @( f$ x0 k! F# O' _+ N3 k你可以看防焊層  pad 有露銅    電感的 pad 加大  (因為電感規格變大)
因為pad 有補銅為了防止 pad過大
  A* I; m2 g) y4 L( W. ?( L8 H會造成過錫爐時零件歪斜
* H* |; X% s, q8 J% x
) u% E' ?; o1 O9 w

+ W% H; r5 W4 T  V& k

8 R5 T# L$ ?. ?1 ?9 r8 a

JO加油明天

也可以不挖空，但是要确保没有电感两端之外的信号进入，因为电感对其他信号的影响回答，特别是高速，

JO加油明天

所以挖空是比较保险的方法

air_yxliu

有图层与你铜箔图层冲突了

记忆迷城

............

abeli

大的功率电感下面清空有利于降低电磁干扰。

jialebihaidao

第一次见 不明白这样做为何 坐等高手解答

阿猫猫猫

这个就像电感下面不能穿其他走线一样，不铺铜也是为了降低电磁干扰。一般的做法是每层都挖空，有些做法是相邻层挖空，具体看PDG或者RD的要求。小功率的电感可以不这样做，但是电感下面不走线是必须的

Wang200808

上面讲的那些理论上的东西太多。要是设计IC芯片我不懂不说。只是设计pcb。这样设计对电路电流、焊接等稳定性没多大用处。看形状避开丝印线，可能是铜箔开窗提高焊接包锡量（增加电源载流量）。最好问问作者自己的想法。