TA的每日心情 | 开心 2019-11-20 15:00 |
---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
电脑主板的 电磁兼容设计以及PCB review rule ' N/ k" p: g; B& J3 }
5 J+ ^9 O' H8 r3 t" N e- {4 X4 C' f/ p$ Y$ G+ t! E: h
1、保证回返电流的完整
& y6 i+ R6 S2 e- P. ~1)、对于CLK信号线,换参考面及跨切割均要预留电容。8 g- Q2 i; @+ x% t
, Y9 s% h) W! z& w
2)、对于USB,RGB,LAN这些对噪声敏感的信号线换层及跨切割同样预留电容。 ; L9 J% C8 b% M$ G7 e) t
! G& o7 @% _3 o2 `) j! {2 t3)、其它的信号线如果有很多组同时换层或跨切割时预留电容。 K/ l& o) c9 X
f/ y+ C% ]1 v4 k" {9 ^
4)、尽量通过修改Placement和调整切割线避免跨切割。
6 [5 A- ?* T! K0 b
) Y* @; G2 F3 ]5)、CLK回返电流的完整。9 S) ?. X% `4 R
9 b- U9 v! v# t+ C" ~/ B! d) a
6)、由于回返电流并不是线状分布,而是面状分布,所以CLK信号线距离板边缘至少50mils。( F) ?- o7 S3 O5 P! U
' a9 A: K& C s
7)、尽量避免在Slot下方走线及绕线,距离参考面的切割线至少20mils,还要注意每条CLK。 另外Trace走过的地方是否由于某处打孔过多破坏了GND的完整从而破坏了回返电流的完整。% r+ x# \4 b# k& Z0 y* J9 k0 `2 T
2 X, t7 ~5 y: ~. w Z
2、隔离-光耦和和IO区隔离 " w! Z t& U* N" g) I& S$ T# Z
1)、首先是trace间的隔离,也就是避免线间耦和,注意级连藕和。隔离原则包括:CLK与IO。 Trace间至少30mils;CLK与电源trace和电源的shape至少20mils;在必要和有条件的情况下也可以保证IO和电源间距至少20mils (一般情况下电源带的噪声较多) 切割线原则,在IO connector处的VCC和GND都要切割,切割保持一致,GND留大约30mils缺口,有时为了避免重要信号线如USB,LAN的信号线跨切割,或很多信号线跨切割,VCC和GND切割也可不同,视具体情况而定,切割注意bypass电容的下地pin尽量放在IO区,电感跨在切割线上CLK。 7 B& B6 E; ]$ [/ T
. B+ E' `* w' y5 _% ^! @+ r2 y2)、Generator处的切割,有两种方式:一种是VCC切割成GND,GND不切割;另一种是VCC切割成POWER,GND切割并在CLK出口处留缺口,自己曾用过的两种结合的方法,即VCC切割成GND,GND也切割留缺口,切割时注意CLK区域的零件和外部零件的区分,不相关走线不要走进CLK区域,如从+3V到CLK+3V的电感最好跨在切割线上 。电源噪声隔离对于IO connector如有连接电源的pin脚,此电源要特别注意,其滤波电感跨在切割线上,保证电感前后的走线在各自区域,检查电源走线并在必要的地方预留电容。) [# ?& E8 ]& L e: E' p! {8 ?- H
1 g' S% ]3 F1 v: \
3、电容原则-电容的位置和连接 0 i0 ^2 r( m9 x" c
为了尽可能发挥电容的作用保证电容的有效性需注意以下几点:9 p: D' I6 J/ q8 o5 ]# D
1)、IO的bypass电容尽量靠近IO的pin脚保证信号线进入connector前最后连接的是bypass电容电源的decoupling电容尽量靠近IC;
- `- m6 s$ p4 Z: ~8 U
7 t0 q& c+ x: ^0 y4 r2)、连接电容的方式尽量避免用分支连接避免两个电容共享同一个GND的pin脚除了重要信号线跨切割换层所需预留电容外其它所需。预留电容还包括: ; P3 E& G5 C, B) m3 o
a、一些离CLK较近又与IO有联系的电源trace;
6 q2 n. \& M& j$ b0 Y b、与IO相邻的电源区块预留decoupling电容; & R3 K7 K8 P; f" D, N( ^) q6 W3 j
c、一些靠近IO区的细长电源区块和shape预留decoupling电容;
6 L& H7 f; L: Q8 I6 P5 ~" e* f2 E d、PCI Slot和AGP slot附近预留decoupling电容$ i1 Z* E! r2 M
5 M0 K! Z2 o1 p: c6 t
4、信号线分类 ; _5 o# p% T& X% [% @
1)、高速信号线 " F P5 S7 \; L/ e
一般都是从CLK, Generator出来的CLK信信号,具体包括到CPU、南北桥、Super IO、Bios、AC97、PCI Slot,名字上一般带有CLK或CK,有时是带数字(14.33、48、66等指示此CLK的频率) 除CLK generator外,还有CLK buffer(一个CLK输入,几条相同CLK输出)和南侨可能有CLK输出,北桥或CPU也会有到DDR的CLK信号线除CLK线外,主要IC间的bus,IC到AGP,PCI 的Slot和HDD Slot的信号线也属高速线。USB、LAN、1394的差分信号线也属高速线,如要在换层和跨切割中选择的话,宁愿跨切割。9 }* @" k( [) Q; z2 Y6 Y
" U4 V% G- g2 N; Q$ R! F9 a
2)、IO信号线! f5 t' U6 o" _2 n6 V% d
a、KB和MS,电感加电容滤波。
5 g! D9 R$ k+ l6 n8 d" v+ o/ r b、LPT,COM,电容滤波。 I9 Y- |, H2 G! B
c、VGA π型滤波(10pf + Bead BK1608LL680_68_6 + 10pf )。
0 R* t! O/ m5 b4 J3 [; E* v d、USB,1394,0R电阻和Choke共lLayout。) c( f. f7 c6 A' n8 g
e、LAN,一般会有LAN Transformer(Giga Lan 偶尔用LC filter)。, s1 p( V9 F( l9 J* F9 n
1 `+ g$ `( k1 s
3)、其它需注意的信号线- n: ` h+ G$ ?7 r0 i: g8 m
a、Front Panel信号线,有必要的信号线预留滤波电容。
- |) X2 G$ B! l8 @6 k& n b、CPU Fan的Connector接线,有必要的预留滤波电容。' H; l1 b2 O, X% o1 ~( n
c、Power connector中的部分信号线,有必要时预留电容或预留0R电阻。 |
|