TA的每日心情 | 开心 2019-11-20 15:00 |
---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
电脑主板的 电磁兼容设计以及PCB review rule
/ C' `1 e, q; U
$ @8 z: i' U' P
% s N/ e2 ?, b3 J0 U! M4 O$ E8 ]1、保证回返电流的完整
' D1 x" d0 X( n2 L, _1)、对于CLK信号线,换参考面及跨切割均要预留电容。, O$ m* U7 y3 B- `
: i3 c8 j5 h% k- b
2)、对于USB,RGB,LAN这些对噪声敏感的信号线换层及跨切割同样预留电容。 # x3 u! J9 d Y5 B3 U$ O
5 O7 b- a& z( O4 @
3)、其它的信号线如果有很多组同时换层或跨切割时预留电容。 + A1 }2 w, l0 L6 M
+ Y4 j3 v- }4 H& m
4)、尽量通过修改Placement和调整切割线避免跨切割。 & N4 M/ p. x8 J* c! o( S
* g, [( C4 t6 f3 `; q
5)、CLK回返电流的完整。
/ ?; k% G0 B0 @; ?7 s* m- ~! N* q+ f* ?; t% Q$ S# Z- _! l. \
6)、由于回返电流并不是线状分布,而是面状分布,所以CLK信号线距离板边缘至少50mils。 _7 ?9 y, D& K4 b' Y
: T( }' A) C/ N% H5 `6 l+ |
7)、尽量避免在Slot下方走线及绕线,距离参考面的切割线至少20mils,还要注意每条CLK。 另外Trace走过的地方是否由于某处打孔过多破坏了GND的完整从而破坏了回返电流的完整。
" e! C. ^- l B" C2 T# u6 \8 X0 q3 O* Q* j r
2、隔离-光耦和和IO区隔离
, {5 u8 ~) s! G; ?+ y8 i4 ]" i. o, r1)、首先是trace间的隔离,也就是避免线间耦和,注意级连藕和。隔离原则包括:CLK与IO。 Trace间至少30mils;CLK与电源trace和电源的shape至少20mils;在必要和有条件的情况下也可以保证IO和电源间距至少20mils (一般情况下电源带的噪声较多) 切割线原则,在IO connector处的VCC和GND都要切割,切割保持一致,GND留大约30mils缺口,有时为了避免重要信号线如USB,LAN的信号线跨切割,或很多信号线跨切割,VCC和GND切割也可不同,视具体情况而定,切割注意bypass电容的下地pin尽量放在IO区,电感跨在切割线上CLK。 7 o( v E9 |- |; M/ v) n) v6 l
0 U2 {# |8 R6 u) A& F2)、Generator处的切割,有两种方式:一种是VCC切割成GND,GND不切割;另一种是VCC切割成POWER,GND切割并在CLK出口处留缺口,自己曾用过的两种结合的方法,即VCC切割成GND,GND也切割留缺口,切割时注意CLK区域的零件和外部零件的区分,不相关走线不要走进CLK区域,如从+3V到CLK+3V的电感最好跨在切割线上 。电源噪声隔离对于IO connector如有连接电源的pin脚,此电源要特别注意,其滤波电感跨在切割线上,保证电感前后的走线在各自区域,检查电源走线并在必要的地方预留电容。
: K$ _6 u8 T; o! c7 X5 Q0 p. e5 N3 D7 O# C. @# B
3、电容原则-电容的位置和连接 4 m# g- ]: g! }/ r
为了尽可能发挥电容的作用保证电容的有效性需注意以下几点:* l/ H4 V/ n; o% d6 r4 z0 F
1)、IO的bypass电容尽量靠近IO的pin脚保证信号线进入connector前最后连接的是bypass电容电源的decoupling电容尽量靠近IC;
0 c* ? f" T, I( t: L3 C: n+ ^2 R( T
' [! p# H3 K3 y2)、连接电容的方式尽量避免用分支连接避免两个电容共享同一个GND的pin脚除了重要信号线跨切割换层所需预留电容外其它所需。预留电容还包括:
5 O, o2 y! t5 I& V+ A0 R a、一些离CLK较近又与IO有联系的电源trace;* z( E2 w% ]' I4 b4 k! W
b、与IO相邻的电源区块预留decoupling电容;
5 J" s3 x# y. ?0 B2 U6 L& t3 U" X c、一些靠近IO区的细长电源区块和shape预留decoupling电容;
% G3 {& ^; v+ F4 R d、PCI Slot和AGP slot附近预留decoupling电容- @+ P& J) L+ d" L
+ [; u q# n( H4 y8 n+ G
4、信号线分类
3 {* n2 g8 e$ [6 _2 ^8 c1)、高速信号线 A4 P4 ^& }: {! b; }: u9 f
一般都是从CLK, Generator出来的CLK信信号,具体包括到CPU、南北桥、Super IO、Bios、AC97、PCI Slot,名字上一般带有CLK或CK,有时是带数字(14.33、48、66等指示此CLK的频率) 除CLK generator外,还有CLK buffer(一个CLK输入,几条相同CLK输出)和南侨可能有CLK输出,北桥或CPU也会有到DDR的CLK信号线除CLK线外,主要IC间的bus,IC到AGP,PCI 的Slot和HDD Slot的信号线也属高速线。USB、LAN、1394的差分信号线也属高速线,如要在换层和跨切割中选择的话,宁愿跨切割。+ a' b5 D3 U0 F2 a! N
, b o* s0 B% h8 {( _% N" x; @9 v2)、IO信号线
- O2 r8 b% W) s, A& l5 W8 h* Z9 @ a、KB和MS,电感加电容滤波。
! K8 q3 \- h" M% r# o- e b、LPT,COM,电容滤波。& B* ^0 M; [8 F2 z: w2 @
c、VGA π型滤波(10pf + Bead BK1608LL680_68_6 + 10pf )。. f- e( t- d& g9 O8 \
d、USB,1394,0R电阻和Choke共lLayout。3 ?5 |" T2 \+ A, j& B4 h
e、LAN,一般会有LAN Transformer(Giga Lan 偶尔用LC filter)。
; D% E, f+ t& [- V q) T
- L; ~3 \5 p# @9 M3)、其它需注意的信号线
. t, g/ s5 t$ a- r9 V4 n( l: [ a、Front Panel信号线,有必要的信号线预留滤波电容。 , ^, z+ M0 _1 D+ I
b、CPU Fan的Connector接线,有必要的预留滤波电容。
" ~9 e3 E- T, |+ | c、Power connector中的部分信号线,有必要时预留电容或预留0R电阻。 |
|