是高手的就进来看看

chenqinte

% p9 g4 }9 w3 B3 g' d

7 n6 u/ I( Z% c6 q3 _
: v3 k; s4 ?* j9 Y帮我解释下这两张图,谢谢

forevercgh

兄弟，你的图在哪？？？

liqiangln

晕倒，请把图转过来。

cherry5767

哈哈

chenqinte

图已经上传了,不好意识啊

wakinoda

解释硬件原理？这个可以查FPGA的手册

chenqinte

在实际设计中,按照上面标准的画法设计的话,输出的信号不理想;把50ohms的上拉电阻换成36ohms结果就行了.我想问的问题就这个,为什么会这样.上次信号的频率是1.25ghz.这次我们打算做2.5ghz的,这时碰到上拉电阻不知如何确定的问题了.上次是成品板做好后,通过硬件调试才ok的,这次想在软件仿真中就解决这个问题,我用的方针软件是hyperlynx

wakinoda

首先回答为什么：其实就是termination的选取造成不同的反射影响SI。
不过我有两个问题，针对你的描述：
3 u) B/ Z, d" s* t7 v1.你所说的50Ohm上拉根据图里来看应该是internal source termination，你们是通过寄存器改变Driver内部的电阻？
9 R0 \. H8 @- U9 f' j% u" B2.Hyperlynx我接触的很少，不过据我所知它是有sweep功能的，尤其碰到这种匹配难以抉择的情况最适合用这个功能。不知道LZ有没有尝试过？

forevercgh

hyperlynx有sweep？？？
; v* Y+ c, ~; Q4 o7 ySQ貌似可以sweep

chenqinte

50ohms的上拉电阻,我们接在外面的,可以通过更换电阻就可以实现.原因可能是我们的器件内部没有集成.还有你说的sweep我还没用到过,hyperlynx是我自学的,怎么用还得向你请教.我有在用terminator wizard来选着端阻抗.不过这版本对上拉这种端接方法不能分析,也是继郁闷.我还有个问题就是在我仿真时,在选中其中一对差分线时,差分线中会出现虚线,请指教是出了什么问题.图在下面.

chenqinte

, t1 K* U2 H! f2 w0 h

wakinoda

是的，SQ也可以sweep，但我觉得没有hyper的好用；不过我是最近看到8.0版本，以前的版本不是很清楚有没有sweep，但termination recommendation是有的。
$ ?: J5 q: h( _  o9 ^# b

hyperlynx有sweep？？？
; \! b+ b2 X4 H0 B* TSQ貌似可以sweep
! t4 |$ ^# w4 ?! Oforevercgh 发表于 2009-4-16 18:21

wakinoda

50ohms的上拉电阻,我们接在外面的,可以通过更换电阻就可以实现.原因可能是我们的器件内部没有集成.还有你说的sweep我还没用到过,hyperlynx是我自学的,怎么用还得向你请教.我有在用terminator wizard来选着端阻抗.不过 ...
# l* r+ I* S" `chenqinte 发表于 2009-4-16 18:29

不敢说请教，我对Hyperlynx的了解恐怕不比你多。我所知道的是基于新发布的8.0版本是可以进行sweep仿真并结合wizard找到你想要的电阻值。
# J$ T0 m9 ~% O$ n7 G. ?希望有Hyper的高手来看看

chenqinte

你有8.0版本的hyperlynx,那我去下一个.不知道能不能计算出来.还有虚线的一些问题,请大虾指教

liqiangln

我简单介绍一下原理，CML那边是不需要上拉电阻50欧姆的，你看他图上画的上拉电源的名称，就知道那是内部电源。
LVPECL电平，有2个特点就是需要直流偏置和电压嵌位。所以在做输入的时候需要电压嵌位(VCC-1.2V),所以通常是82/133电阻分压，同时戴维南原理等效50欧姆阻抗。
; U! }- S, G5 E9 g7 S而在输出的时候需要直流偏置，因为是射级输出，你没直流回路，就没电流了。所以一般下拉100～200欧姆的电阻。