|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
电脑主板的EMI设计 - PCB layout rule + ~0 M' j& p# a% \- H4 z4 E0 w! N T
$ a, }' t; N% i; l* h
, ^9 i1 k& C T+ i
隔离 z" i/ J/ `0 R
耦和和IO区隔离
7 t2 l, Z( \9 H+ g& w6 n首先是trace间的隔离,也就是避免线间耦和,注意级连藕和.隔离原则包括:CLK与IoTrace间至少30mils;CLK与电源trace和电源的shape至少20mils;在必要和有条件的情况下也可以保证IO和电源间距至少20mils(一般情况下电源带的噪声较多) 切割线原则,在IOconnector处的VCC和GND都要切割,切割保持一致,GND留大约30mils缺口,有时为了避免重要信号线如USB,LAN的信号线跨切割,或很多信号线跨切割,VCC和GND切割也可不同,视具体情况而定,切割注意bypass电容的下地pin尽量放在IO区,电感跨在切割线上CLKgenerator处的切割,有两种方式:一种是VCC切割成GND,GND不切割;另一种是VCC切割成POWER,GND切割并在CLK出口处留缺口,自己曾用过的两种结合的方法,即VCC切割成GND,GND也切割留缺口,切割时注意CLK区域的零件和外部零件的区分,不相关走线不要走进CLK区域,如从+3V到CLK +3V的电感最好跨在切割线上IO电源噪声隔离对于IOconnector如有连接电源的pin脚,此电源要特别注意,其滤波电感跨在切割线上,保证电感前后的走线在各自区域,检查电源走线并在必要的地方预留电容# h# T& }1 q6 [) Q
& O6 Q( g# [. ^! g R* n5 W3 Z
保证回返电流的完整
0 s2 T9 ]$ s" I* A0 L8 Y" I对于CLK信号线,换参考面及跨切割均要预留电容.1 c, J" N8 m. W$ J' ]
对于USB,RGB,LAN这些对噪声敏感的信号线换层及跨切割同样预留电容
( ^% B- \8 h, _& W" l1 k7 Z其它的信号线如果有很多组同时换层或跨切割时预留电容
. |$ G* W0 G4 w0 M) t尽量通过修改Placement和调整切割线避免跨切割
; V2 A2 [6 X9 y% K& ?3 v1 J3 P) a& i- E N3 U' ?0 U
CLK回返电流的完整
: y6 V: q5 F0 ^1 e' ~7 n由于回返电流并不是线状分布,而是面状分布,所以CLK信号线距离板边缘至少50mils;尽量避免
& ]! `; j R& Y5 _9 Z' p& Z在Slot下方走线及绕线;距离参考面的切割线至少20mils;还要注意每条CLKtrace 走过的地方4 S* b- G/ _* k
是否由于某处打孔过多破坏了GND的完整从而破坏了回返电流的完整.
9 S& R6 J3 w5 L5 r6 \& C0 y& l& D
( M$ ~& b' i) t电容原则) T5 O) X; _' i
电容的位置和连接" u, G W8 u8 ^
为了尽可能发挥电容的作用,保证电容的有效性,需注意以下几点:# e% d" w( D+ ?; `& @
A.IO的bypass电容尽量靠近IO的pin脚,保证信号线进入connector前最后连接的是bypass
& H: j+ O) d1 d& d @6 S, V+ l电容,电源的decoupling电容尽量靠近IC; ! v1 [8 U7 P3 R8 Y: N7 C6 a6 I
B.连接电容的方式尽量避免用分支连接,避免两个电容共享同一个GND的pin脚* z5 q! t9 B: M0 N6 _: [
除了重要信号线跨切割,换层所需预留电容外,其它所需预留电容还包括:
* `4 @0 O1 B* ?$ N7 La.一些离CLK较近又与IO有联系的电源trace;
0 S: u% m2 w1 {7 v7 o: H+ b$ ~b.与IO相邻的电源区块预留decoupling电容;
0 ^; a1 I& P! p5 }c.一些靠近IO区的细长电源区块和shape预留decoupling电容
6 N4 w# }% l* Z# {d.PCI Slot和AGP slot附近预留decoupling电容7 y2 k* p/ [, e) u4 s2 ~# Y
7 C% s+ W3 b7 Q! J6 D6 @
信号线分类; q h- S' g4 P% \/ o( F
高速信号线
1 i5 h% j* y4 L( m" z2 T% |' Q1 O一般都是从CLKgenerator出来的CLK信信号,具体包括到CPU,南北桥,Super IO,Bios,AC97,PCI Slot,名字上一般带有CLK或CK,有时是带数字(14,33,48,66等指示此CLK的频率) 除CLK generator外还有CLKbuffer(一个CLK输入,几条相同CLK输出)和南侨可能有CLK输出,北桥或CPU也会有到DDR的CLK信号线除CLK线外,主要IC间的bus,IC到AGP,PCISlot和HDD Slot的信号线也属高速线USB,LAN,1394的差分信号线也属高速线,如要在换层和跨切割中选择的话,宁愿跨切割。
5 K* u) T: D/ M3 n% F
1 K! ]+ T! Y) X6 f, |IO信号线0 h# G8 f# J& N, E
KB和MS,电感加电容滤波 q1 r! c1 ^( s$ K
LPT,COM,电容滤波: ~$ u( j: B) K; r6 Q2 g% t D
VGA, 型滤波
7 j) u8 D+ r! S3 a: D# DUSB,1394,0R电阻和Choke共lay$ C5 f0 u. I- u* b/ t4 N
LAN,一般会有LANTransformer
$ u) ~! n% H% j) U' D# A4 s7 ~+ H( S( K
其它需注意的信号线, r Y& p4 D4 |- R- a7 k3 A9 U
Front Panel信号线,有必要的信号线预留滤波电容
' s" `' K% v: x G* r. e% uCPUFan的Connector接线,有必要的预留滤波电容* A& ?' N6 c) g. Z' Z8 O
Powerconnector中的部分信号线,有必要时预留电容或预留0R电阻. q3 C- U, [6 m# ~0 H
|
|
/1 
发表于 2019-2-13 07:00
收藏
淘帖
支持！
反对！