小间距QFN封装PCB设计串扰抑制分析

fanichicl · 发表于 2018-12-20 08:00

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

小间距QFN封装PCB设计串扰抑制分析

一、引言

随着电路设计高速高密的发展趋势，QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出。对于8Gbps及以上的高速应用更应该注意避免此类问题，为高速数字传输链路提供更多裕量。本文针对PCB设计中由小间距QFN封装引入串扰的抑制方法进行了仿真分析，为此类设计提供参考。

游客，如果您要查看本帖隐藏内容请回复

xuzwg · 发表于 2018-12-20 11:24

谢谢分享

rm10b0 · 发表于 2020-7-6 13:10

xuexixuexi

kenal · 发表于 2020-7-10 10:30

谢谢，看看

学无止景 · 发表于 2020-8-14 16:00

想学习学习

勇猛的萝卜丶 · 发表于 2020-9-16 13:35

最近8G信号遇到很大程度串扰问题，过来学习

Lena · 发表于 2021-5-20 17:27

学习学习

seagate_hspice · 发表于 2021-8-9 11:41

学习学习。

wuchihushen · 发表于 2022-2-27 17:34

感谢分享，学习了

zc333 · 发表于 2022-9-21 15:15

感谢分享资料。。。。。。。。。。。。。

HW攻城狮 · 发表于 2023-4-12 11:32

学习一下！

yao2022 · 发表于 2023-6-9 11:44

学习学习

chihirolp · 发表于 2023-7-17 13:48

学习学习串扰优化

cdxuhai · 发表于 2023-7-19 00:11

正是需要的东西，非常感谢各位老司机

Dc2023112467h · 发表于 2025-4-9 16:06

学习学习啊

帐号		自动登录	找回密码
密码			注册

小间距QFN封装PCB设计串扰抑制分析

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1