哪种时钟走线好点呢？

lzhcqu

我做一个6层板
$ u# y* I3 d. C9 V. ttop
GND
9 n( [4 a8 S! zS
POWER
GND
" D- `) I+ G1 ]' w/ I4 u( k2 GBOTTOM

5 b0 M8 N3 Y! ?* A其中要有两个SDRAM需要接一根100M的时钟信号线

9 i+ a1 H- M+ C9 ?5 o8 z) m% z请问我是把时钟线一直走top层好呢（这样就可以没有过孔）
7 V" ]8 r5 ~3 j; M还是通过过孔走S层好点呢（内层电磁屏蔽效果好点）

3 y$ B) E; M  f  p! x请各位兄弟姐妹帮帮忙
我没有经验
谢谢了

vikingrex

都可以吧。100M的频率不高。对SDRAM的布线也很容易实现。
时钟线要做的尽量短。
$ |+ u) T/ C) D7 C' D- H% v当然打几个过孔是没问题的。
+ I2 i9 J' P& R. q/ J& Y7 t/ \//如有不妥之处欢迎高手指正。

liqiangln

100M的时钟最好跟你的数据线，地址线放在同一层，阻抗长度好控制，并且对EMI也有好处。
过孔没问题，在几百兆上。

lzhcqu

我的是两个SDRAM
  R& U4 q% l4 v$ q+ K4 m数据线 地址线 时钟 控制线等加起来有100多根
在同一层走线有点困难
( P- r: d$ J: q% A8 t我想把地址线走top层
6 b$ r+ ~) e/ \0 ~时钟线和地址线走S层
把控制线和DQM线走bottom层
) @1 I' |" A- l) \+ K9 T8 m- v各位看怎么样呀？？

lzhcqu

还有时钟线到两个SDRAM的线长是不是应该等长呀？

lzhcqu

问一个等长的问题
% a: Y% u+ K' L4 F- q% i2 R( ^  d这两个SDRAM的数据线都应该等长
还是各自的数据线等长就可以了呀？

vikingrex

感觉是各自的。。
7 `5 v$ b' V: G, @9 R/ u5 `3 X* s两片SDRAM的时钟不一样，数据是靠各自时钟来锁存的。。

lzhcqu

那么两个时钟线不等长的话会不会出现这种情况呢：？？

7 \' p6 W, M0 w9 x  z一个芯片先收到信号并响应，另一个芯片隔很久才收到，刚开始响应，这次的操作已经结束了。而CPU读的话，一个芯片响应了，将数据放出来，另一个芯片却还没收到控制信号，那么CPU读到的就是缺少了一部分的数据，那就是错的了。