求助，PCIe链路必须Retrain才能跑到Gen3

yixuan898

问题解决了吗？

yixuan898

gavinhuang 发表于 2018-7-19 19:16
# n7 O! v* n6 Z: X4 `; x谢谢你的回答，以下是你提到的补充信息：

1、用类似于PCIScope的工具，PCIe switch有一个“Retrain Li ...

你的上行端口是port几

gavinhuang

yixuan898 发表于 2019-5-2 12:10
2 _/ O% h8 ^9 U1 p, ^你的上行端口是port几

没解决，一直用软件retrain的办法，将就用着。
& N1 r8 v" }' k. o% {8 X
& A. ]. n  c# A1 \3 ^; a4 I我上行是x8的，下行是4组x4的，我也不知道上行的x8对应的是port几。这颗芯片的PCIE信号一共有24个lane：尾缀分别是PEX_PETN/RN[0:15]、PEX_PETN/RN[24:31]，上行的端口我接的是PEX_PETN/RN[0:7]，剩下的分别接4组x4的下行端口。

这样接有什么问题吗？
/ y$ a9 J! c! V  A/ j. y5 r

yixuan898

gavinhuang 发表于 2019-5-4 10:36
4 z: G! P  C# c! G没解决，一直用软件retrain的办法，将就用着。

! j: u) X/ r" g- H  }6 I我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

5 Z! m, {( p; p5 s你 加我的qq：1098549099 以前我也遇到过
5 M0 z; e/ l- M& G$ g9 y5 B

yixuan898

gavinhuang 发表于 2019-5-4 10:36
没解决，一直用软件retrain的办法，将就用着。

我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

使用的方法一样X8上行，4X4下行
9 R) h# t2 ?, F2 p

gavinhuang

yixuan898 发表于 2019-5-5 13:04
1 N6 T9 g" v5 M; ]+ m; J  L你 加我的qq：1098549099 以前我也遇到过

你的QQ加不上啊，能不能加我：318682564，谢了

xiangyili

请问，你遇到的问题解决了吗？我用的是pex8732也遇到与你类似的问题
* e% `0 W4 F2 ?' w, _; B% u1 f1.用三星的970 EVO Plus SSD,上电后是Gen1，需要retrain link一下才能到Gen3.
6 p, A" H' S7 J- D) G8 {. J2.用Plextor 的PX-256M9PeG和我们自己做的SSD ,上电后 都可以直接达到Gen3.

jiangchao3392

学习学习mark

hitechor

PLX没出一个修改这个Bug的芯片么
; `% y8 R8 R$ A  D& [: F这样用，太闹心了

, q$ O9 b# M3 D3 \0 `& ]9 s87系列的都有这个问题，别的估计也是坑

chinest2010

你好，你们的PEX-8724在画PCB的时候有做pin delay?

无疑是什么

我也遇到过，我的做法是加一颗MCU，通过I2C写寄存器retrain，这样就不用用软件写寄存器了

kuokuo250

你好，请问87系列交换机用哪个软件对寄存器进行配置

kuokuo250

gavinhuang 发表于 2019-5-4 10:36
没解决，一直用软件retrain的办法，将就用着。

. u5 c  a8 `4 b- l我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

请问一下PEX8725可以和PEX8724做到pin to pin兼容吗？PEX8724能不能组成X16，哪位兄弟手头有PEX8725的规格书学习一下。
: ^: t, u6 ]2 i  B) e

Dcpc1284249bc

66666