GDDR5内层线路完成图

巴丹先森 · 发表于 2018-6-15 15:59

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

第一次处理GDDR5，光规则设置就搞了半天。
规则比较复杂一片颗粒四组数据 01参考一对Wck 23参考一对Wck
CK长于DQ CA长于CAS/RAS/WE/+500 CA长于CK+500
绕线饶了好久累死也算最终完成了

开森

EagleJi · 发表于 2022-11-25 14:23

我只有做DDR的经验，关于GDDR，我有几个疑问咨询一下。
1 我看到你的WCK信号没有与自己同组的data信号走同层，这个是规则允许的吗？
2你们在处理data信号时，管脚顺序应该没有这么顺吧，swap的规则是什么？
3 我手上也有一些参考板，但是感觉等长规则没这么严苛。基本上不用绕线。
你们的等长要求出自哪里的?能分享一下看看吗？多谢

巴丹先森 · 发表于 2018-9-17 10:11

zoudayu 发表于 2018-8-15 10:05; m; Z0 r1 V* K* `* P2 S: C$ @
同一片DDR为什么要分两层，在X86上是有规定的同一片DDR的数据要在同一层。显卡内存应比电脑内存要求更高

这不是带dimm条的那种。一片颗粒有四组数据，做到每组同层就好了~不可能四组数据全都一层出的你可以试试

巴丹先森 · 发表于 2018-6-22 09:52

Doubles 发表于 2018-6-19 21:21
+ k" s' p; q7 n" ?要这么多走线层？？

GDDR5的颗粒要大很多，170PIN。
每片一组地址四组数组。各个匹配关系上面有写。
它的地址不走Flyby，所以绕等长的时候要先绕数据再绕地址。

天王盖地虎 · 发表于 2018-6-15 16:05

撸主威武！

yangjinxing521 · 发表于 2018-6-16 08:41

设置好，来自动等长。美滋滋。。。

一个人的精彩 · 发表于 2018-6-18 12:34

suiwinder · 发表于 2018-6-18 16:50

厉害，牛

wuyangisbest · 发表于 2018-6-18 19:14

厉害。

bingshuihuo · 发表于 2018-6-19 09:27

厉害。

星雨叶 · 发表于 2018-6-19 09:54

yangjinxing521 发表于 2018-6-16 08:41
+ D5 T+ S9 Y+ I' `! ^, A6 d设置好，来自动等长。美滋滋。。。

怎么弄自动等长？

Doubles · 发表于 2018-6-19 21:21

要这么多走线层？？

sys123456 · 发表于 2018-6-20 08:38

牛皮！牛皮！

lc1234 · 发表于 2018-6-20 16:13

厉害，牛

zc333 · 发表于 2018-6-20 17:51

好厉害的说

moretime · 发表于 2018-6-21 10:20

牛批牛批

EDAhfq · 发表于 2018-6-28 11:19

纠正一点，这个是DDR4！不是DDR5

帐号		自动登录	找回密码
密码			注册

GDDR5内层线路完成图

EDA365欢迎您登录！

点评

点评

点评

浏览过的版块

推荐内容 /1