求教~allegro 中 T型 拓扑结构怎么设置等长？FPGA 到两个并联的DDR

zyhuangj

求教~allegro 中 T型 拓扑结构怎么设置等长？FPGA 到两个并联的DDR

procomm1722

因題目不夠清楚 , 因此無法很明確地回答 , 大致作法如下
2 }) {& O4 D3 V1.  先用 net schedule 把原來的鼠線型態改成中間加入 T點的分支狀鼠線.
1 X) t9 L+ A( s3 ]# T* \2. 在Constraint manager  的 Electronical Consstraint 看你的等長是相對長度的等長還是以之長度的等長來選擇是要用 Reltive Paragation delay 或是 Min/max paragation delay 來控制.
3. 建立 pin-pair
... 其他的操作論壇中有 , 請自行搜尋

superlish

如果要分支也等长，需要设置T点分三段设置等长，如果不需要分支全等长那就直接设置PIN对等长即可，打孔往中间靠，不够就绕一小段分支线
9 M6 Z8 ~  p) G' |4 w* p/ o
6 N0 R# f! ^/ [5 N建议： 你先不管空间什么的，把器件放对称，孔打中间，然后连线，整明白了在按实际情况做

zyhuangj

procomm1722 发表于 2018-1-12 16:35
因題目不夠清楚 , 因此無法很明確地回答 , 大致作法如下
1.  先用 net schedule 把原來的鼠線型態改成中間 ...

谢谢~目前是按照建立T型连接点，然后绕等长，目前卡在等长目标线上，因为有好几短线，不确定绕哪段，pinpair还没设置，我先把pinpair 处理些下~我建立T型连接点步骤 是先取第一个DDR的pin 到中间连接点，再选FPGA上的pin ，然后回到中间连接点，再去选第二个DDR的pin ,然后回到中间连接点，这样是否正确？还是先连DDR的最后再连到FPGA？
& q# J% k/ p( e6 p/ s% V  F

zyhuangj

superlish 发表于 2018-1-12 16:50
5 H/ [7 M  H& i6 j5 [1 |如果要分支也等长，需要设置T点分三段设置等长，如果不需要分支全等长那就直接设置PIN对等长即可，打孔往中 ...

谢谢~目前是两个DDR走线基本一样，FPGA统一往上走，然后分别向左右DDR连接，是否可以只需要保证往上那段线等长?我对T型绕等长不是很理解=-=然后设置如果设置pinpair 要怎么设置？直接选 FPGA到电阻？

zyhuangj

这图片怎么添加的。。。。。。

zyhuangj

procomm1722 发表于 2018-1-12 16:35
4 D) {8 b! _) ?7 R2 Y! G因題目不夠清楚 , 因此無法很明確地回答 , 大致作法如下
1.  先用 net schedule 把原來的鼠線型態改成中間 ...

T型连接点太麻烦了，刚才想个办法，FPGA 到两个DDR 分别设置pin pair 设置两组matchgroup ，分别等长。。。

superlish

表层扇出都是一样的，内层两边保证差不多就好了，一层就可以连完，其他就绕公共端，
如果设置T点会复杂点，如果不要求每个分支全部等长的话，没必要设置T
& [% g; E! a. [: ]; H2 q0 j

zyh610710

楼上这个方法好！

alienware

:):):):):):)

sandy.huang

学习了，谢谢

wuqiongsu

T型设置容易出错，你直接设置单片的规则，但是你设置之前先自己把孔到2片的这段线等长，这样你就只需要绕公共端，然后2组等长就一起等长了。

meichuanyezi

学习中

meichuanyezi

谢谢

xiaoxiaoya

学习学习