Allegro shape铺铜，画的shape和管脚pin同一个net,管脚还避铜

zhang6118

请教下大家 ，我想画一个shape把几个管脚一起包进来，画的shape和管脚pin同一个net,但是管脚会避铜，要怎么处理，如下图红框部分
" r# Y4 O3 D6 w

蓝色的天口

zhang6118 发表于 2017-12-12 09:35
感谢您的回答，还要请教下，怎么设置成全连接呢？

4 Q! O9 ~9 T$ n, E如图，对应选择一下就可以了

GHOST

zhang6118 发表于 2017-12-12 12:22
您好，感谢您的回答，可是我选了full contact会自动跳到orthogonal，SMD没办法设置full contact,是那边设 ...

0 J- Q, Y4 ]! [4 b# z* Z你要先结束当前命令，Done 一下，才能进行下一步操作


' \: }- A  I8 ~) D+ J8 ^

zhang6118

GHOST 发表于 2017-12-12 09:18
! V5 y  g0 m8 y你看你连接的最外面那个管脚，铜皮避开了，是十字连接，但是里面的PIN间距不够，铜皮一避开就没了像 ...

感谢您的回答，我疑惑的是net上画相同net名字的shape不就是连接在一起吗？和间距有什么关系吗？还有那个十字连接是什么？我刚学，copy的别人的allegro symbol，感谢您
& ?& V" t% B8 a5 t" b; a5 I$ |8 v
. R& ?& [! N& W6 N8 g/ o, D( U  u% B! l

trocipek

, s4 G+ w; V- a+ ]4 h
EDIT-properties-在FIND里面勾选PIN，选择你需要全连的PIN脚。按图片里面设置。不过一般这种pin脚直接引出一根跟焊盘一样的粗的线就行了，需要看你电流大小。电流不够就直接全连。还有一种就是选择Shape属性，改shape为全连。楼上有说明。
  h8 t5 e  w  Q- U+ o$ C

zhang6118

请教下大家，我想画一个shape把几个管脚一起包进来，画的shape和管脚pin同一个net,但是管脚会避铜，要怎么处理，如下图红框部分

zhang6118

如图,同一个net
: F9 [/ P6 Z( s& a) [6 s- x3 M

superlish

那个PIN间距太小了，做不了花连接
. E. l7 Y  E; f$ q
$ q: ]- r3 C5 \* ?# ?你可以设置全连接， 担心焊接不好的的话可以部分挖开，或者像你图示那样的，手动拉线出来连接

GHOST

zhang6118 发表于 2017-12-11 18:22
4 e) G. \. ~2 O+ l; F. x2 V/ o1 ]如图,同一个net

1 X+ P* n8 d" E你看你连接的最外面那个管脚，铜皮避开了，是十字连接，但是里面的PIN间距不够，铜皮一避开就没了像这种情况可以手动拉线出来连接的

1 q) b: L) K" c0 U$ ~

zhang6118

superlish 发表于 2017-12-12 09:13
那个PIN间距太小了，做不了花连接

+ }( r3 s+ {# n+ U- ^你可以设置全连接， 担心焊接不好的的话可以部分挖开，或者像你图 ...

感谢您的回答，还要请教下，怎么设置成全连接呢？

GHOST

最好看下书对着过一下操作

gn165625076

constraint 里面有个 same net space 约束

风萧萧兮

对铜皮设置全连接属性，或者直接拉线出来

zhang6118

蓝色的天口 发表于 2017-12-12 09:39
如图，对应选择一下就可以了

$ D& y$ S- c4 F2 J# a0 [* i8 I您好，感谢您的回答，可是我选了full contact会自动跳到orthogonal，SMD没办法设置full contact,是那边设置有什么问题吗？
# W; p) M% A. m+ }  T+ @* V0 O

zhang6118

gn165625076 发表于 2017-12-12 09:59
4 V& i0 v) ?  t/ O# x) L# p9 Lconstraint 里面有个 same net space 约束

4 e2 }- g& C9 d3 |4 b您好，感谢您！具体怎么设置呢？改成"0"吗？
  C. K) D- l  [7 D8 P6 U

gn165625076

zhang6118 发表于 2017-12-12 13:27
8 K% z* F/ X# y' `, W/ J) M您好，感谢您！具体怎么设置呢？改成"0"吗？

我遇到这样的情况会选择手动连上。相同网络的间距设置的太小也可能会影响电路板的DFM。
8 R. Q8 v( z- ~3 X