2017年10月11日QA检查报告节选

EDA365QA

$ U, t" b- f& d# a4 }
6 T1 h( W  N, z' m6 {1.单点接地在BOTTOM面被N2破坏了

+ ?1 X4 A2 ~$ y; p  O2 j

EDA365QA

EDA365QA 发表于 2017-10-12 09:20
" q. B' t2 [( Z# p5 R& f) K, @! t2.FPGA上与之连线的两个PIN到电阻两端的走线，从走线几何形状上和走线长度上都要严格一致！

9 o5 x, n/ T$ L5 r更多内容查看此帖

" O5 E' B4 D; b' Lhttps://www.eda365.com/forum.php? ... amp;_dsign=cda9da59

EDA365QA

11.发光二极管极性反了
. d5 M0 `9 J% B6 P

EDA365QA

10.U12器件下面开了阻焊和钢网，但是却没有铺铜

* Y3 _/ v/ r8 t1 E3 J

EDA365QA

2.FPGA上与之连线的两个PIN到电阻两端的走线，从走线几何形状上和走线长度上都要严格一致！

EDA365QA

3.485电路的输入电路，加大到20mil
, y8 }& I4 a1 P+ n
9 ]+ K1 B% w% r4 {! `0 l

EDA365QA

4.这4条网络属于多余连接
* U( Z0 L% Q8 d
# |  P+ M. F) p0 [' M

EDA365QA

5.建议把AVCC_5V由art03布线层改到PWR06层电源层，保证第3层给模拟信号的隔层参考平面(AGND)完整性

EDA365QA

6.USB电源和地处理可以优化一下，放在art05和pwr06，即vcc3.3没有进入USB，并且可以对应
) G' w6 L+ ]/ m- e
; M! i3 @, }, z0 |; ]

EDA365QA

7.这两组电源没有加粗
0 |8 L' m. Q; f5 p/ w+ `; R
5 ~4 d, x0 `& N

EDA365QA

8.第3层走线跨分割(第4层的+5V没有必要到上面去）
; T! w7 a' p3 d+ F. N6 R$ l
# S9 d& v2 l2 l7 o+ F+ y4 c7 |

EDA365QA

9.第7层的分割导致bottom面大量的DDR3网络信号线跨分割
& x- z0 o3 [  B& p: O2 V

EDA365QA

12.相邻层不要很长一段的重叠走线
3 U9 @% {$ y5 R$ A
3 |0 E" Z6 T! H

wuchaoforevers

wuchaoforevers

这个必须得点赞