2017年9月28日QA检查报告节选

EDA365QA

1.两个SMA头连接的时钟线在TOP层包地处理,巴伦建议靠近SMA。
" G1 v' j& E% i) ^4 v+ d
: D7 ~; S: ?3 G; a& U) p8 a

fengyu6117

EDA365QA 发表于 2017-9-29 09:12
10.a.CAN信号要按照差分处理；b.CAN器件下要前后隔离，不能穿线

4 F! S3 K; m# Z5 e9 X; Y8 f这个不太明白，是为了隔离模拟数字还是防止CAN上有波动干扰到数字端，芯片应该会封装处理好吧，不至于下面不能走线，如果不能走，那应该GND铜皮都要挖空

EDA365QA

xueling2009 发表于 2017-9-29 10:43
2 c/ A# I) X, w$ r4 n如果不包地，空到一定的距离是不是也可以？

5 S# f) t$ _- d1 B通常有4W以上也是可以的，但是如果有这么多具体的话完全有空间包地处理了，所以还是推荐包地来防止其他信号干扰模拟线。

fengyu6117

EDA365QA 发表于 2017-9-29 09:12
9.这三路RGB在bottom面没有包地

4 R' r" w0 L: ?$ p! M; C2 J0 {3 y9 F" v& C个人觉得，如果有完整平面包地没啥用，主要是间距。

7 G/ c. G% ^$ X( H

EDA365QA

1.两个SMA头连接的时钟线在TOP层包地处理,巴伦建议靠近SMA。

EDA365QA

3.232器件周边的电容为电源滤波，连线需要加粗.
. ?8 X$ ?! R  |! E+ u- G$ E
; d, d  W6 F( E

EDA365QA

4.power5的PGND1进入了GND区域
" H- z$ R' g! U% s
6 j. Y: C4 l0 c; ^$ N& c, ]2 i

EDA365QA

5.DDR的差分对没有与其他信号区分，无法保证差分效果

) d3 n0 e, r' Y% _0 \  ^$ B

EDA365QA

6.SFC_clk时钟的匹配电阻R21放在连接的中心位置(两端连线)

, O7 G3 R' ^+ K- B) T

EDA365QA

7.这3个电感在内层的掏空是不需要的
* z" n' y3 s% R) j* \4 a: t
! q. Z; K. `: D) E

EDA365QA

8.top面没有贴片器件，无需mark点和钢网文件
" k: \, b+ s* {7 ?
  P8 P) _" K) c+ ^

EDA365QA

/ x% S: Y' @6 R, s/ k4 V
$ j: y+ m$ e. i2 y# u+ d+ s. p9.这三路RGB在bottom面没有包地

EDA365QA

10.a.CAN信号要按照差分处理；b.CAN器件下要前后隔离，不能穿线

" b, d$ H; v' K' m, b+ t

xueling2009

EDA365QA 发表于 2017-9-29 09:12
0 [( i  ]5 {8 K2 ^9.这三路RGB在bottom面没有包地

' ]' |, Z: r* O; ^/ |9 p4 j6 ?如果不包地，空到一定的距离是不是也可以？

Pang8343569

谢谢

guhanzuiying

Haiting32451