2017年9月28日QA检查报告节选

EDA365QA

1.两个SMA头连接的时钟线在TOP层包地处理,巴伦建议靠近SMA。

8 E& o( c" K2 P# {' i  y  W

fengyu6117

EDA365QA 发表于 2017-9-29 09:12
10.a.CAN信号要按照差分处理；b.CAN器件下要前后隔离，不能穿线

这个不太明白，是为了隔离模拟数字还是防止CAN上有波动干扰到数字端，芯片应该会封装处理好吧，不至于下面不能走线，如果不能走，那应该GND铜皮都要挖空
1 j" i7 e0 ~# r. _8 M

EDA365QA

xueling2009 发表于 2017-9-29 10:43
如果不包地，空到一定的距离是不是也可以？

5 T. q- V4 Y* j$ R; ~, O) o通常有4W以上也是可以的，但是如果有这么多具体的话完全有空间包地处理了，所以还是推荐包地来防止其他信号干扰模拟线。

fengyu6117

; O% m& I$ P3 D

EDA365QA 发表于 2017-9-29 09:12
+ ?2 ~7 N' R# h1 e% O9.这三路RGB在bottom面没有包地

个人觉得，如果有完整平面包地没啥用，主要是间距。
# @' |4 j1 C* F5 c: r$ p' s
) C: {# S1 N* j

EDA365QA

1.两个SMA头连接的时钟线在TOP层包地处理,巴伦建议靠近SMA。

1 T* w  D: H% u, Q# |+ A- r/ j5 h+ u

EDA365QA

3.232器件周边的电容为电源滤波，连线需要加粗.
" z* ?: u/ y# Z/ P# I# ^: H" h' ^$ F  X
- a7 p- w% h# _0 d

EDA365QA

4.power5的PGND1进入了GND区域
+ p1 @: e' p6 o, `  `/ R; i

EDA365QA

5.DDR的差分对没有与其他信号区分，无法保证差分效果
- B2 Q" [' o) j- M/ ~8 L* v

EDA365QA

6.SFC_clk时钟的匹配电阻R21放在连接的中心位置(两端连线)
8 C0 t0 S: ?/ N% W

EDA365QA

7.这3个电感在内层的掏空是不需要的

EDA365QA

8.top面没有贴片器件，无需mark点和钢网文件

1 M! `5 v+ \  v" Q' V7 C8 q

EDA365QA

9 r9 m, T! H  L$ B+ d5 t! Z- D
9.这三路RGB在bottom面没有包地

EDA365QA

10.a.CAN信号要按照差分处理；b.CAN器件下要前后隔离，不能穿线

2 v  j  }' o" ?+ i% l

xueling2009

EDA365QA 发表于 2017-9-29 09:12
9.这三路RGB在bottom面没有包地

如果不包地，空到一定的距离是不是也可以？

Pang8343569

谢谢

guhanzuiying

Haiting32451