2017年8月24日公益PCB评审报告节选

EDA365QA

1.  参考层不一致.

; c3 w2 \& t  i! S

EDA365QA

4.  网口中心抽头加粗，还有一根黄色的没接通开路.
3 L$ O9 B0 \, x+ Y
/ h+ A3 i5 `+ X% b0 W# J& A

EDA365QA

10.  天线隔层参考下有走线，参考面不完整.
! ?: ^% W" B% w3 P+ W- n  T) ~

pcb

6688hyc 发表于 2017-8-26 09:03
顺便问一下 clock匹配为什么要在末端？

! m" q) |# I1 H( D0 O* W为了不产生反射.
+ ^. R8 `; d. J) {$ k

EDA365QA

2.  电容处尽量加VIA.

2 ?1 t9 r- X0 Q5 O2 N& t8 c% |: j

EDA365QA

3.  电源VIA没用上.

9 I& w  H6 e/ j

EDA365QA

5.  有线跨分割.

. o6 x% A9 s- X  K9 n$ O

EDA365QA

6.  器件没钢网.
8 P4 v0 F" B6 s) d

EDA365QA

7.  电源要加粗.

EDA365QA

8.  模拟线加粗.
+ }$ I5 p* a9 N3 {* h
% O6 F  E( ~2 r: T

EDA365QA

9.  CLK匹配应在末端，差分要多耦合.
5 O7 @1 s' y9 H4 x8 @3 n2 J
7 o  K' m0 u/ Z( R* K- F

紫菁

支持，感谢分享

qilinwang66

攻城拔寨

很棒
3 t+ C  ?  M/ q9 ]  n4 T

6688hyc

给力 我的哥

6688hyc

顺便问一下 clock匹配为什么要在末端？