2017年6月30日公益PCB评审报告节选

七彩雨 · 发表于 2017-7-5 16:45

EDA365QA 发表于 2017-7-1 11:592 r" ]# y$ w9 g. y* [' S
6. 高速线走在隔离盘下了.

右边6对差分，难以避免吧，用什么方式可以改善呢？

Jasminetr · 发表于 2017-7-6 20:19

有些还真不懂啊

pcb · 发表于 2017-7-10 09:25

EDA365QA 发表于 2017-7-1 11:591 x% U) U5 r- m/ \
6. 高速线走在隔离盘下了.

差分线调整到两排PIN中间是可以避免的.

小千 · 发表于 2017-7-13 17:23

EDA365QA 发表于 2017-7-1 12:00: Z2 y8 t1 ?* X0 y p0 |
7. 高压部分的电阻下也要挖空处理.

为什么需要挖空处理？

小千 · 发表于 2017-7-13 17:25

EDA365QA 发表于 2017-7-1 12:04
# T% a6 \- I6 k6 a7 f, U10. 屏蔽罩全开钢网了,建议分段开.

全开钢网与分断开钢网有什么区别？

陆大少 · 发表于 2017-10-9 11:07

EDA365QA 发表于 2017-7-1 12:04+ S. i/ A5 z* r% A0 b; f8 r$ R* f
10. 屏蔽罩全开钢网了,建议分段开.

LiuTao166462139 · 发表于 2017-11-4 16:44

学习了一下

帐号		自动登录	找回密码
密码			注册

推荐内容 /1