【晶体时钟GND的layout方式】

谁家的熊孩子

想请教一下大家，平时碰到晶体时钟都是怎么处理晶体的GND呢？ 是单点接地还是满接呢？单点接地的话 是仅隔离top层GND，还是隔开哪几层？谢谢啦~
) Y- p  a! ]. W0 q. f0 j$ ?9 Y

谁家的熊孩子

bruce777 发表于 2017-7-3 13:42
圖片上面有說 No GND or Power plane "under"  oscillator components 以減少寄生
應該就是內層要隔離的意 ...

看到了，只是感觉no gnd or power plane这种做法更少见，一般晶体下都是有GND的吧，只是是否隔离开的问题。

谁家的熊孩子

zouliecai 发表于 2017-6-30 21:50
- `/ V1 X" g7 [, m+ K7 m  V正常接、单点接都有，一般单点的话只隔离表层，如果旁边有干扰模块隔离一下最好

嗯嗯~   那内层呢？ 有将晶体下方的GND平面也隔离开的做法吗？
6 s! q  _# f4 n4 Q

csw123

根据具体设计，最好是把所有地连在一起，在短接电容的地管脚出单点下主地。有条件的话从元件面开始到第一个主地之间的平面全部挖空，有效隔离串扰和热传导。

zouliecai

正常接、单点接都有，一般单点的话只隔离表层，如果旁边有干扰模块隔离一下最好

larryfarn

Using the 16 MHz Crystal Oscillator

bingshuihuo

这个点赞！！！！

谁家的熊孩子

larryfarn 发表于 2017-7-1 18:57
Using the 16 MHz Crystal Oscillator

# {+ Q& O. I# [9 K0 m+ k也是表层隔离GND是吧？   内层呢？需要隔离吗？

juanbu

内层也曾经晶振下方隔开过，这样的做法很少用

bruce777

圖片上面有說 No GND or Power plane "under"  oscillator components 以減少寄生
應該就是內層要隔離的意思.

谁家的熊孩子

juanbu 发表于 2017-7-3 13:37
0 t  d/ |7 f- f& w% ^* Q内层也曾经晶振下方隔开过，这样的做法很少用

哦哦~ 好的，多谢~

wshna0221

larryfarn 发表于 2017-7-1 18:57
Using the 16 MHz Crystal Oscillator

如果是4层板，就是中间的两层在晶振下方挖空，第四层呢？也挖空么？是这意思么？

0 z2 k% g0 b+ j* M

紫菁

点赞学习

小秋2013

wshna0221 发表于 2017-7-3 15:39
如果是4层板，就是中间的两层在晶振下方挖空，第四层呢？也挖空么？是这意思么？

! j  @6 H. j1 }  x% L+ ?一般是top和第二层挖空，三层必须是地

平流层

晶体和晶振的处理方式还是有区别的.

谁家的熊孩子

平流层 发表于 2017-7-4 17:04
晶体和晶振的处理方式还是有区别的.

嗯嗯~  前面是我笔误，这里讨论的都是晶体的layout方式~