2017年6月18日公益PCB评审报告节选

Ellage

好样的，学习了

sketty

wangdalei 发表于 2017-6-19 17:36
8 z, U2 F# H7 E) P; c封装少钢网是什么意思啊，封装做的有问题吗。

  a3 w3 Q0 s, g4 c1 v! ]8 O+ q1 W是的，不开钢网怎么上锡呢？

王开鑫55

EDA365QA 发表于 2017-6-19 12:09
# F5 A0 G+ L0 V6 {4.        接入的100欧电阻到FPGA的走线长度需要相等，走线需要加粗，芯片连接到电阻在到过孔。

! C3 w* I  |% {6 C' ]: L9 V3 i, ^这个不知道是什么原因要这么做，以前都没注意过这点
# u% j; b* `# S. j

LiuTao166462139

zyh610710

学习学习