大神们请指教

semisky100

如图：为什么铺铜的面积不一样，设计规则是一样的，在电源层
2 e  x1 G2 b1 |3 Z+ J* J

苏鲁锭

这得上PCB图才能找原因啊。

semisky100

苏鲁锭 发表于 2017-5-5 20:05
$ `! E, j( x5 t! d; T, \/ v4 U这得上PCB图才能找原因啊。

7 X( O; G6 U. s[img]file:///C:\Users\Administrator\AppData\Roaming\Tencent\Users\869686352\QQ\WinTemp\RichOle\3O0S_EU`UD2_M_XT4[1L}YX.png[/img]

semisky100

苏鲁锭 发表于 2017-5-5 20:05
! H* b. b4 Z9 T! G# c. g; M& u这得上PCB图才能找原因啊。

5 `) Z; ?' W! h# Q2 D. d6 D3 e9 y什么鬼，发表时间是将来的？

苏鲁锭

首先提一个pads的习惯：在使用平面层铺铜时，和铜皮不为同一网络的过孔，过孔的焊环是不显示出来的。但铜皮避让过孔的距离，依然是在焊环的尺寸上进行避让。
然后看图1，这是同时打开1，3层看到的，q键测量，焊环到铜皮8mil，与规则设定中copper to via项一样。
9 p. d" f! j+ a) M图2，焊环到铜皮只有3mil。
3 ]- s  x$ \+ V6 C* K2 Z图3，不论单独设定了规则的网络还是default规则，copper to via都是8mil。那图2的问题不是这里造成的。
& J) c& i. i- g9 ]1 g图4，看到VIA16X8过孔内层状态是CNC，和V16X8过孔内层的CNN不同。点中CNC这一行，在下边pad style里边翻到antipad，看到下边有个22mil的设置。
  ~, l* O6 |( }; ?. v! Y$ }: }7 w图5，量一下VIA16X8过孔孔中心到避让铜皮的距离正好是11mil，这和图4中的直径22mil的设定正好吻合。这里应该就是问题点了。
7 W* a" ]( B7 u# c4 J最后这样理解：antipad这里设置了数值后，铜皮的避让距离仅以此处为准，无视Default和Net Rules里边的约束。
$ g0 r8 e6 A" j) _; D$ U2 D1 @

苏鲁锭

在图4设置窗口中点击“Use Global Defaults”，就改回CNN了。

semisky100

谢谢大神，我分析了很久都没找到原因。