请教：如何计算过孔长度

jack_2015

     各位高手：最近做PCB项目涉及到的总线没有走在同一层，然而发现CES默认不会将网络走线过孔长度进行计算，长度结果只是显示走线的长度。在CES里面，请问如何设置才能把过孔长度加进去呢，我的软件为EE7.9.5版本，谢谢。
+ i; g2 H0 v2 w- w! Z4 @
5 S0 j9 L8 e9 T, l! d/ O
% N# a( |8 q" l( S

jack_2015

在线等~~~~

9527

这个平时没怎么留意，我也想知道怎么设置的

superlish

当做PIN_Delay 设置看下是否可行？？

9527

我的想法是做做等长的时候可以编辑公式，把过孔那部分的误差加进去，这可以解决楼主的问题，但是如果差分线数量巨大，而且走在不同层的话，那就整理起来比较麻烦。

jack_2015

9527 发表于 2017-3-31 15:18
, V! Q5 S0 Q9 U5 |我的想法是做做等长的时候可以编辑公式，把过孔那部分的误差加进去，这可以解决楼主的问题，但是如果差分线 ...

我目前的解决方法就是按照楼上说的，通过编辑公式规则，补偿不同VIA长度误差，加PIN_delay我个人感觉不合适，工作量比较大，处理起来。
% Q( D1 j% B- Z  T* o8 q5 Y8 B

PCB高级用户

可以的 在SEUP里面有一个过孔高度因子H 填入高度即可