找回密码
 注册
关于网站域名变更的通知
查看: 841|回复: 6
打印 上一主题 下一主题

请教:如何计算过孔长度

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-3-29 13:59 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
     各位高手:最近做PCB项目涉及到的总线没有走在同一层,然而发现CES默认不会将网络走线过孔长度进行计算,长度结果只是显示走线的长度。在CES里面,请问如何设置才能把过孔长度加进去呢,我的软件为EE7.9.5版本,谢谢。
+ i; g2 H0 v2 w- w! Z4 @
5 S0 j9 L8 e9 T, l! d/ O
% N# a( |8 q" l( S

该用户从未签到

3#
发表于 2017-3-31 16:42 | 只看该作者
这个平时没怎么留意,我也想知道怎么设置的

该用户从未签到

4#
发表于 2017-3-31 18:15 | 只看该作者
当做PIN_Delay 设置看下是否可行??

该用户从未签到

5#
发表于 2017-3-31 15:18 | 只看该作者
我的想法是做做等长的时候可以编辑公式,把过孔那部分的误差加进去,这可以解决楼主的问题,但是如果差分线数量巨大,而且走在不同层的话,那就整理起来比较麻烦。

点评

我目前的解决方法就是按照楼上说的,通过编辑公式规则,补偿不同VIA长度误差,加PIN_delay我个人感觉不合适,工作量比较大,处理起来。  详情 回复 发表于 2017-3-31 15:28

该用户从未签到

6#
 楼主| 发表于 2017-3-31 15:28 | 只看该作者
9527 发表于 2017-3-31 15:18
, V! Q5 S0 Q9 U5 |我的想法是做做等长的时候可以编辑公式,把过孔那部分的误差加进去,这可以解决楼主的问题,但是如果差分线 ...
3 ~% W! M, E1 `+ X
我目前的解决方法就是按照楼上说的,通过编辑公式规则,补偿不同VIA长度误差,加PIN_delay我个人感觉不合适,工作量比较大,处理起来。
% Q( D1 j% B- Z  T* o8 q5 Y8 B

该用户从未签到

7#
发表于 2017-5-19 17:16 | 只看该作者
可以的 在SEUP里面有一个过孔高度因子H 填入高度即可
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-14 08:29 , Processed in 0.062500 second(s), 25 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表