基于FPGA的FIR滤波器设计

sinsaina

设计要求：
! `2 d9 }$ Y# o$ y; U( \6 e' S    利用所学知识，采用VHDL语言完成FIR滤波器的设计仿真。要求用VHDL编程设计底层文件，顶层文件可任意（可用原理图方式或文本方式）；完成仿真文件（包括MATLAB和QUARTUSII两种仿真）并对其结果比较。
, t) q: t3 R0 s: P3 L3 k. M具体设计指标如下：
7 K$ i6 {9 H9 g- g( V7 t（1）采样频率 ；
（2）截止频率 ；
（3）输入序列为10位（最高位为符号位）；
# k! \; n- q2 h0 c（4）窗口类型为kaiser窗， =0.5 ；
（5）滤波器长度为16 ；
" n, \$ N  t) D' J) @: [9 X, W. g（6）输出结果保留10位。
! D' p4 F3 q" q( w具体请看下面文件，里面有设计报告及具体的VHDL程序

helendcany

这资料确实不错……

10929390

感谢楼主分享！！！

mwo

来看看。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

mwo

好像不错的样子。。。。。。。。。。。。。。。。。。。。。;