|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
verilog编码规范,该文章主要从8个方面，来阐述对verilog的编码规范的要求。并且每一条规范都有相应的等级。 这8个方面主要是：- P5 \) t& X, m+ W% H8 x
1，命名规范；2 V. @- G* ^( X) `( V5 N
2，文件头规范；( E: b& u7 ]& N' }
3，注释规范；
8 q2 n+ b8 ^$ R 4，编码风格；
( V+ z8 U S6 ?& A 5，DFT要求；! {/ O; _; t' Z" v- c
6，仿真要求；
1 ~. M0 U* J. U Z! P6 @& {3 d5 u 7，STA要求；
6 R9 g( k' @ H8 X 8，综合要求；! t0 T8 R* a/ A K! M% X
好的编码规范不仅能增加代码的整洁、可读性；更能够减少bug产生的可能性，以及对后期DFT，STA和综合都产生良好的影响。
5 g& \( Z- Y3 B, ?) N. Y2 `* m9 F2 g4 H. y4 T
6 [( P0 k7 `8 S* F+ {5 p6 V$ Y8 n
|
|
/1 
发表于 2016-5-10 14:06
收藏
淘帖
支持！
反对！