找回密码
 注册
关于网站域名变更的通知
查看: 7657|回复: 18
打印 上一主题 下一主题

请教:过孔的IBIS模型怎么建?

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-10-23 16:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
过孔的IBIS模型怎么建?
& {' ?) S4 K% y! t% C! jcadence仿真的时候提示没有过孔的模型,不知怎么处理?

该用户从未签到

2#
发表于 2008-10-23 21:27 | 只看该作者
IBIS模型是针对育主动原件说的,描述的是主动元件输入输出的特性。所以过孔是不存在IBIS模型之说的。你要用cadence的某些工具去提取过孔模型(iml).

该用户从未签到

3#
发表于 2008-10-24 09:01 | 只看该作者
一般的过孔模型可以等效为pi型LC低通滤波
/ l  \1 m' V" Q5 Ncadence中提取via dml是自己要输入过孔的一些物理参数
2 m' s% p1 R* m, m2 m过孔深度,相对介电常数,焊盘直径,antipad直径等等。
+ `) n2 }( U  b5 R9 s  l
5 F  L! {) o8 G1 z4 m7 h[ 本帖最后由 forevercgh 于 2008-10-24 09:06 编辑 ]

该用户从未签到

4#
发表于 2008-11-9 20:48 | 只看该作者
Via的模型在提取网络的拓扑结构时,Cadence会自动提取,用户不需要考虑这个问题。

该用户从未签到

5#
发表于 2008-11-11 16:44 | 只看该作者
mentor的那个仿真软件叫HyperLynx 7.7的版本中,已经有过孔的模型,你在编辑的时候,就知道过孔的模型应该怎么建立了。

该用户从未签到

6#
发表于 2008-11-13 16:30 | 只看该作者
Zuken E3中有这种类似的过孔吗?还请指教!

该用户从未签到

7#
发表于 2009-3-20 09:33 | 只看该作者
如果是做前仿真的话,没有布线怎么提取via的模型?
" u+ T6 H4 n2 j/ w# E& \0 R" k0 h% d% F
还是说,前仿真的时候不需要考虑这些因素,只考虑叠层和拓扑就可以了呢?

该用户从未签到

8#
发表于 2009-3-20 18:51 | 只看该作者
前仿真一般可以理解为定性仿真。不用考虑过孔影响。
' N" i5 S0 `& ~) e: H/ I实际对于过孔寄生参数的仿真分析都是基于具体的板级设计进行的。

该用户从未签到

9#
发表于 2009-3-21 00:55 | 只看该作者
如果是做前仿真的话,没有布线怎么提取via的模型?1 i( n, y1 {, t, M0 I) K) R/ v0 `# y- B

! o# C; P) V9 C- j9 }1 q* ^还是说,前仿真的时候不需要考虑这些因素,只考虑叠层和拓扑就可以了呢?2 w9 ^" W  X' p) C8 U& n
jesuswilliam 发表于 2009-3-20 09:33

) b  a+ q, {8 m2 I1 A4 e3 `是这么回事,对于过孔很少在前仿真考虑的,板级仿真尤其PI仿真时才会考虑过孔参数的影响。当然,也可以在前仿真里应用过孔pi型模型,参数可以自己用公式根据尺寸和材料参数来算,也可以用HFSS等全波软件提取S参数,再得到其RLCG参数,等效成pi模型或其他合适的模型,这种方式精度极高。
2 C3 D' s( Q" I, i' J5 Y& a2 Z! B对于布线,一般提取参数时要去掉布线的影响,好的软件可以解决这个问题,比如HFSS的de-embeding功能。最后优化的结果仅仅是过孔的参数。这个参数经过后处理就可以用于电路仿真中了。

评分

参与人数 1贡献 +10 收起 理由
admin + 10 热心解答

查看全部评分

该用户从未签到

10#
发表于 2009-11-19 10:43 | 只看该作者
学习了!致敬!!!!!!!!!!!!!!!!!!!

该用户从未签到

11#
发表于 2009-12-6 12:32 | 只看该作者
学习中!!!

该用户从未签到

12#
发表于 2010-9-17 20:39 | 只看该作者
Cadence 中可以指定过孔的模型,有Closed Form和 analytical模型,其中analytical中还有S参数、宽带和窄带模型。一般不用对过孔进行建模。

该用户从未签到

13#
发表于 2010-11-10 17:26 | 只看该作者
GOOD 6 [$ E, I/ U! W2 Y" u  O( P0 U$ W" H

该用户从未签到

14#
发表于 2011-8-12 14:10 | 只看该作者
非常感谢楼主分享

该用户从未签到

15#
发表于 2011-11-7 17:34 | 只看该作者
看了楼上各位大哥的分析,我得出这样的结论:对于使用cadence的allegro PCB SI来进行后仿真时,我们只需要为主动模型分配IBIS模型即那些IC芯片,而对于过孔,软件会自动根据我的布线情况自动的提取合适的过孔,我们完全不用去进行额外的设置。  是这样的吗?. z$ @$ |6 J- o% a0 V4 K

& P' E) L0 y+ t: C: ]: b* I7 w我现在遇到个问题是这样的:软件自动提取的拓扑,含有过孔时,会出现不收敛的仿真错误。查看原来成功的拓扑和其对比,发现在仿真这个模块时,软件自动提取的过孔与前面成功模块的仿真所提取的模块有差别,对其过孔进行修改后,仿真可以执行。
+ e# x9 X4 ^; I那么对于这种情况,软件自动提取过孔有误,是什么原因?又该如何修正呢?不能每次都通过手动来修改吧?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-10 09:58 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表