找回密码
 注册
查看: 7843|回复: 7
打印 上一主题 下一主题

求助SATA走线要求是否严格?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-12-10 09:13 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
由于结构需要,现在设计了硬盘SATA走线转了4个插拔连接器,过了一个底板两个转接板,有的硬盘能识别,有的不行;8 ]/ x. \9 d1 e) E" B; ]
直接从板上飞线出来调试也是部分硬盘能识别;8 z7 X0 i$ n* f: P
SATA走线要求是否严格?差分一定要严格等长?走线需要包地?走线长度有无要求?
' @' E) T  N) K% Q7 y8 P有没有可行性解决方法?7 w. B8 f# S2 F

该用户从未签到

2#
发表于 2015-12-10 11:32 | 只看该作者
1、有没有逻辑框图?文字描述不易让人看懂;
4 O5 h, @8 R* `- j2、SATA 2.0速度3Gbps,SATA 3.0速度为6Gbps,你的是哪一种?( }: H- h7 a* j6 h5 n  r: g
3、SATA PCB布线必须严格按照差分,等长误差5mil,两组差分线间距至少5W,包地不需要,参考平面连续,SATA总长度不能超过3000mil。
" i- u7 Y/ s- f' J4 ?" ]# D4 @) {

点评

个人理解吧,你说的3000mil和5W都是相对广泛的,一般情况下这种串行总线follow普通规范是没有问题的。另外,还是需要看你使用的是什么平台的芯片和使用的什么材料,具体的芯片有其自己的要求,我们的SATA3.0就有1000  详情 回复 发表于 2015-12-10 12:14

该用户从未签到

4#
发表于 2015-12-10 12:14 | 只看该作者
梧桐树2012 发表于 2015-12-10 11:327 |7 J" x  x' k% S2 H
1、有没有逻辑框图?文字描述不易让人看懂;1 }( h# D( y/ m$ z& F8 C
2、SATA 2.0速度3Gbps,SATA 3.0速度为6Gbps,你的是哪一种?
2 d$ f7 t* y- A; H* d6 j( u ...
: Q# ]) Y! t& g0 l- i! l! `. J
个人理解吧,你说的3000mil和5W都是相对广泛的,一般情况下这种串行总线follow普通规范是没有问题的。另外,还是需要看你使用的是什么平台的芯片和使用的什么材料,具体的芯片有其自己的要求,我们的SATA3.0就有10000mil的,使用的是普通的PCB材料。SATA信号没有那么的困难

该用户从未签到

5#
发表于 2015-12-10 13:52 | 只看该作者
PCIe Gen 3, DisplayPort 1.2, USB 3.0, and SATA 6 Gbit/s PCB Layout General Rule2 R* W% z4 Z3 x$ E& M5 ~
5 [# l/ R" B8 R& t9 M2 S( [4 Q. ^
  • Maintains 50 Ω ± 15 % single-ended and 100 Ω ± 20 % differential impedance.
  • The differential pair must be routed symmetrically.
  • The length mismatching within the differential pair should be less than 5 mils (0.127 mm).
  • Do not route high speed signals over any plane split; avoid any discontinuities in the reference plane.
  • Avoid any discontinuity for signal integrity.
  • Differential pairs should be routed on the same layer.
  • The number of vias on the differential traces should be minimized.
  • Test points should be placed in series and symmetrically.
  • Stubs should not be introduced on the differential pairs.
    # \+ b" `  o( Q

0 z+ }7 _$ V! D6 w9 b
7 q: D( z# ^/ l

该用户从未签到

6#
发表于 2015-12-10 15:39 | 只看该作者
信号数据线定义就是差分的,走查分线是必须的,同时减少插头数量

该用户从未签到

7#
发表于 2015-12-11 11:13 | 只看该作者
转的连接器是不是多了点

该用户从未签到

8#
 楼主| 发表于 2015-12-16 09:47 | 只看该作者
是的,转接插头太多了,阻抗完全达不到标,最后加了电容耦合也没多大用,加上拉或下拉电阻的话会使信号增强吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-29 09:21 , Processed in 0.078125 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表