PCIE 插卡使用本地时钟是否可行

大贺

zlpkcnm 发表于 2015-10-10 11:05
" z9 o2 H7 ?4 I# _! v/ }2 W8 s+ h( y恩只能先这样了

9 n! d& p) s* X' v  s8 F* B做了多年的PCIE。用Intel的一直都很顺利，一到国产的CPU，感觉难了

你看看你那龙芯2H  PCIE  时钟信号电路。是否有一个电压偏置。
7 F' `: I0 F- _

zlpkcnm

大贺 发表于 2015-10-12 13:31
你看看你那龙芯2H  PCIE  时钟信号电路。是否有一个电压偏置。

5 K/ G4 ?$ ^+ y匹配电阻已经是有的，公版一致。

* N) c. x. M. w: j) }PCIE是AC耦合的，两个设备之间即使电压偏置有差异，也没有关系的。

zlpkcnm

bluskly 发表于 2015-10-10 14:27
: l$ q9 S4 h8 D# ~# }, q你用过飞腾CPU FT1000 或者FT1500A就知道了~

: i7 `. k4 t. W5 [  e) ]飞腾的已经可想而知了~~~
, M" N3 F! K0 A# V; f( N" L# I

风过了无痕

软件加个link前加个延时等卡起来
5 j/ _: H$ z  z& F3 F. d

ykwym

异步时钟模式要求2遍都是非ssc时钟的并且有时钟600ppm的要求

zlpkcnm

ykwym 发表于 2015-10-19 21:45
/ J7 ?8 r1 k5 c异步时钟模式要求2遍都是非ssc时钟的并且有时钟600ppm的要求

7 L) C  I3 \! R5 ^0 v* G% N% c+ V$ I是的 这个我知道。
; H, W* X2 W  S3 w# P- |; {% Y4 |6 z
! _9 B$ L( K) m我的这个时钟用在另外一个PCIE设备上面是可以的
) K2 ?# o+ A- d5 @

阿笨

: F2 M* P8 A& Y2 B对于PCIE来说独立时钟架构是可以的，但是它不仅仅对SSC和时钟本身有要求，还和芯片自身的CDR能力有关，独立时钟架构的CDR能力要比共同时钟CDR的能力要求更高。要是龙芯serdes的CDR能力比较弱或者主板的时钟不太好的话是有可能造成恢复出来的时钟有问题。建议如果芯片有管脚用来输出恢复时钟的话可以用示波器抓下波形看看，以前也碰到过类似的问题。

zlpkcnm

阿笨 发表于 2015-10-21 12:56
! g( ?  M( n+ R# ?对于PCIE来说独立时钟架构是可以的，但是它不仅仅对SSC和时钟本身有要求，还和芯片自身的CDR能力有关，独立 ...

好的     THANKS  VERY  MUCH~!

1 b( |6 F8 u" J4 O
) o- N. b/ V; O' u% ^1 o7 Y# R0 ?0 k这个 我想与CPU和device都可能有关系。目前同一颗CPU，也是龙芯的。使用龙芯cpu参考设计的时钟送个TSI721，无法识别该设备。使用本地时钟，可以识别。时钟和之前网卡的设计是一样的。
  J4 }8 Q; p0 }7 D然而我将龙芯公版的设计改了，使用CPU送出时钟（但是与参考设计差很多），现在TSI721也可以识别了。  

此现象和层主描述的原因比较符合
# W) W' L* B7 j7 f0 V6 d

ykwym

/ E8 `6 S% h. D7 w

zlpkcnm 发表于 2015-10-29 09:15
0 T" k4 Y- P2 p好的     THANKS  VERY  MUCH~!

你cpu的pcie时钟是外部进去的还是芯片内部产生的，pcie目前只支持2种链接方式：
6 e( C1 W) ~3 e1，在开ssc的时候只能是同源时钟，当然对ssc是有要求的，具体的请参考图片。
2，在非同源时钟的时候只能用非SSC的时钟。
8 o; g2 z0 c7 G! b
当然第二点在pcie3.0有带SRIS功能的话是可以支持SSC时钟的。

cj66952695

:):)

duan1996

独立的时钟的话是异步时钟，PCIE是允许的，但是有很严格的抖动容差要求。可能是抖动超标了，可以找下你用的CPU内部时钟的参数对比下PCIE协议对异步时钟抖动的要求看看。

养生之道

当初第一次用2H的时候为了防止这个问题，也是预留了本地时钟和CPU的时钟，后来验证过都可以的，如果扫描不到设备，可能是上电时序和复位时序的问题，需要检查下。