找回密码
 注册
关于网站域名变更的通知
查看: 2414|回复: 5
打印 上一主题 下一主题

请问SDRAM时钟线的宽度比数据地址线宽会不会引起阻抗不匹配?谢谢

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-9-24 00:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
看到一些设计中的sdram的时钟线比数据和地址线宽,数据地址线控制在50欧姆,
/ G( k$ z9 }! p; t. ]9 x! p2 J; ]8 J# o那么时钟线的阻抗就会小于50欧姆,这样对时钟线的信号质量的影响到底是好还是坏呢?4 U& l5 C0 J2 x
: r/ x5 S2 ^; U$ u  \/ f1 m
谢谢。

该用户从未签到

2#
发表于 2008-9-24 08:37 | 只看该作者
阻抗匹配是对于单个网络来说的。: w, ^% F" D6 _; P5 U
可以参考下特征阻抗的公式,阻抗不仅与线宽相关。8 D! O6 u  ?8 j! x, p$ Y; D+ x( `
, t2 U+ N4 }6 N! U# ~% O
如果从趋肤效应来讲,时钟的线宽比较大有利于降低损耗。

该用户从未签到

3#
 楼主| 发表于 2008-9-24 11:00 | 只看该作者
原帖由 forevercgh 于 2008-9-24 08:37 发表
4 [6 z3 Y  ]7 ~/ P阻抗匹配是对于单个网络来说的。- b3 S, Z8 D! O
可以参考下特征阻抗的公式,阻抗不仅与线宽相关。2 n2 U+ O& i6 ~! t7 {" y  l
+ J# B0 P5 n, |" `
如果从趋肤效应来讲,时钟的线宽比较大有利于降低损耗。

* U" m$ V, e1 ?: O) ~. z& F) Q7 Y( G" O' O* g7 i2 m
我的意思是说,数据地址线上50欧姆阻抗是和芯片输入输出阻抗匹配的
/ Q( I/ l+ w" Y时钟线线宽变宽,阻抗降低,是不是会引起时钟线和芯片的输入输出阻抗不匹配。/ t9 W3 D4 j$ R
  K' K0 b! e3 V$ O
这个意思很难理解吗?

该用户从未签到

4#
发表于 2008-9-25 09:03 | 只看该作者
时钟buffer和数据线buffer是不同的。

该用户从未签到

5#
发表于 2008-9-25 09:26 | 只看该作者

如果可以,数据也可以低于50ohm,时钟阻抗低了更好

原帖由 matice 于 2008-9-24 11:00 发表
5 L8 J& Y& `' n9 ?7 r5 @+ b( g$ W" R$ U) V) s7 L
  M6 ~1 V) x1 J* @2 R
我的意思是说,数据地址线上50欧姆阻抗是和芯片输入输出阻抗匹配的
5 u' ?0 ?5 f# f时钟线线宽变宽,阻抗降低,是不是会引起时钟线和芯片的输入输出阻抗不匹配。
1 t. L$ S3 |4 Z1 w) j$ e% y" Z: E. P2 e& g' C8 l* Y
这个意思很难理解吗?
% M# Y- Q' ]& N
阻抗是个范围,可能是封闭区间,也可能是个半闭区间,跟其余因素也有关系。1 x/ O- Z; q% F" Z6 }1 w8 h
) p2 D/ F5 e" _, z$ g' W- x
你说的这种情况没有关系,是对的,你就这样做吧。

该用户从未签到

6#
发表于 2008-9-26 12:44 | 只看该作者
传输线阻抗是在频率下的一个范围,时钟通常100M,数据基本就是200M,所以你的物理约束在50欧姆,但是在不同频率下测出来的阻抗是不同的;既然你加宽了时钟线的宽度,其实在反射上问题不大,但是在工程制作上感觉你是不是增加了成本了呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-9 19:07 , Processed in 0.125000 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表