请教如何防反接的？

超級狗

你这个还是电源的防反接，楼主强调的是防止芯片的反接。

9 E& @$ a5 G0 s: p9 r! [! q" v哈！墮落兄一語驚醒夢中人，小的睡狗狗企，剩下的都交給你。
' z" f9 T: |+ E2 X) o$ S$ D3 M

bluemare

超級狗 发表于 2015-3-24 22:32
剩下的自己來！

: R. Q3 n) W# ~' r. w, S8 _这类芯片的防反接，实际上就是防止电源反接
8 W1 F  o4 L  v) `) `

liuduancheng

电源防反接一般用的都是串联一个二极管，二极管可以选择压降小点儿的

fallen

bluemare 发表于 2015-3-25 09:43
' u4 G' o( f) f, L4 L; |7 Q这类芯片的防反接，实际上就是防止电源反接

$ D& b; n2 `+ w( |' b% D. Y不一样的，有差别的。
5 K7 H* b# v! I) R电源反接，实际上默认了GND就是低电平。
而你的芯片反接，GND不一定就是低电平。

fallen

超級狗 发表于 2015-3-25 00:13
4 [6 j5 @! k0 x+ y: t$ M哈！墮落兄一語驚醒夢中人，小的睡狗狗企，剩下的都交給你。

, m' D$ T4 E. [; n2 ~# s小弟不才，搞不定楼主的问题。

超級狗

: n% J! C/ f& x9 U

这类芯片的防反接，实际上就是放置电源反接

+ e! h# m2 I( \5 j0 G7 y: f  l" s7 Y墮落兄講得沒錯，觀念是這樣，但應用上是不太一樣。
6 Z  G) X$ x& p
昨天一直執著在防反接這件事，但他的話點醒了我。

5 P/ Z- |) b1 x7 f4 h3 L應該是怎麼知道是反接，但又不會傷到芯片。
! i* n. i4 r" R, {2 L7 i
" Z6 S! D* |5 E  w) q+ `# ^! W# B樓主您行的，再加油一下就通了。


2 c) w( h8 y2 G' k( a# D

bluemare

多谢大家，我再考虑一下，有啥想法也会请大家帮忙看看

zlpkcnm

bluemare 发表于 2015-3-25 11:12
( [! d3 h8 \9 T2 ?8 }4 _" `5 G多谢大家，我再考虑一下，有啥想法也会请大家帮忙看看

9 p/ E- m# p" h4 z楼主  我觉得你那个图的Q1是关机，如果去、Q1没导通那么IC（E2PROM或者SPI FLASH）都没法形成电流环路，不会烧坏芯片。主要是怎么检测的才是关键。
8 C+ Z% k3 U6 ~$ I) ~& e
, k5 J) d+ ~" {& _2 u% u+ E这只是我的想法而已

bluemare

& G$ A( J- z: O1 m. U  u9 H2 v( G
  Z/ r; u- C# H: }& m往复杂的地方想，这里存在引脚检测功能，这样才能避免放反引起的短路。哪个原理图是从网站上找到，还在研读中。

bluemare

目前能想到的一个大致的办法是：测量正反向电阻；比如ic放反时，vcc/gnd脚之间等效电阻应该很小，而正向放置时，该阻抗较大。但我不清楚的是，针对不同ic，这个大小的“标准”是怎么衡量的

qiangqaz

bluemare 发表于 2015-3-24 11:58
3 n% @2 I7 X7 g$ u深情呼唤狗大大～

0 e1 `' F  O! {& i: Tcadence的活动举办的如火如荼，狗大是不是也露个面吹吹水？

bluemare

bluemare 发表于 2015-3-25 17:20
, [" t% ]' l, n$ y8 w往复杂的地方想，这里存在引脚检测功能，这样才能避免放反引起的短路。哪个原理图是从网站上找到，还在研读 ...

5 \  I4 \; N4 F( l4 G收回我之前的话，哪个原理图没问题，是我看错了。
0 B: \! X, \7 @, {7 N1 D

bluemare

# u7 r& y9 ]9 Q: C# ?) B, t

zlpkcnm 发表于 2015-3-25 15:21
, v( R+ x# i0 T6 v2 L/ a' C楼主  我觉得你那个图的Q1是关机，如果去、Q1没导通那么IC（E2PROM或者SPI FLASH）都没法形成电流环路， ...

+ M- T5 N4 A6 [; w- O# {是的，我也这么认为。现在的分析是这样：

3 T5 p" r: ~6 y6 q/ n2 U1，在检测ic正确放置前，Q1应该不会打开，pin4连接到mcu的gpio上，保持关断或者三态；
2，假如ic放反了，则ic的gnd脚此时外接电平VCC（Q2和Q3的e极），而pwr脚则连接到PR4和mcu的gpio上：
& [3 H: R$ n0 G& y# ~a，实际ic的gnd与pwr管脚间是有一定等效电阻的（正向阻抗肯定大于反向（短路）阻抗，估计都是M ohm 级别），而电路中的PR4为1k（或者10K），此电阻与ic内阻并联，则电流主要从PR4上流过；
9 [( w  H8 h( n9 k, Y! T$ ?b，同时，比如该ic为24系列的eeprom，则pin5和6为ⅱc功能脚；
& z8 {# A9 U/ {: r+ f! C( {c，vcc从0开始增加，每次较小的一个step，只要不超过某个值，使通过ic的短路电流过大；
d，ic有效电压高于某值时，内部还是可以工作的，同时ⅱc会开始与mcu通信，如果mcu检测不到芯片id，则停止通信；
e，考虑到实际中装反会，会重装，故vcc增到某个临界值后，会再step形式的降低到0；然后继续增加，周而复始；同时，ⅱc也多次检测；
: Q3 d0 {/ D: F; B8 U3 `f，ⅱc终于检测到合法id时，Q1打开，vcc也稳定供电为某值，比如3.3v；
g，较长一段时间内，比如5min，仍检测不到合法id，则vcc也停止尝试跳变增加/减少；

3 W0 [3 w; ^, R: R3 ^, F5 R4 \$ J3，也就是，mcu以不超过某压值的尝试供电给ic，然后检测id；合法，则正常供电；不合法，则继续多次尝试，直到超时；
& Z) `0 }: [" L9 x
4，所以，
a，PR4的阻值不能过小，10k较合适；
. L2 B2 _+ z4 a3 s' J  V  Nb，与Q2和Q3相关的gpio应该都有在不停发出类似pwm信号，直到mcu检测到ic的合法id；
c，只有检测到合法id，Q1才会打开---接地；而Q2/Q3的e极同时稳定输出某个高电平信号---供电；
/ j5 P1 z/ C  P( ]6 X2 `0 p
. X, ]& t1 [4 l+ H& z  C

fallen

bluemare 发表于 2015-3-26 21:50
1 f( F# c1 d' z7 g* T) ^# {是的，我也这么认为。现在的分析是这样：
, o3 G9 I. {% u& s- t
1，在检测ic正确放置前，Q1应该不会打开，pin4连接到mcu的gp ...

  d! z6 V4 H. p楼主，对于你的细致的精神，表示赞扬。
: T' O: [$ Y  z) d但是小弟认为你的做法不太可靠，你的本质还是需要给IC供电，只不过电压减小而已。记得某半导体的AN上面有写过，有些IC反向电压超过0.5V就会对IC造成损害，这也是并联二极管防止电源接反的一个弊端。
) R  T$ F8 |3 e8 l+ s) P3 R0 W6 X小弟倒是认为，假设默认PIN4=GND(不论接反与否)，每个PIN脚对此GND量电阻，通过比对，也许可行。
/ Y7 n* K6 V0 @3 d  B8 e# y2 C

bluemare

量电阻不算好主意；且不论pcb layout中的干扰，就算是直接测量ic不同pin之间的阻抗，不同系列有好多种，由于制程因素，每种内也有误差。。。