千兆差分走线

5503892

5 X4 `0 w* P# k& @
0 F, |, u6 F$ Q4 x/ @        做了两款带千兆光口的产品，主芯片不一样，allegro中差分对设置一样，但其中一款在100%流量下有丢包，另一款正常。         将有问题的那款的时钟芯片换成精度更高的没用；
        检查了差分对长度，有丢包的那款个别差分对+ -长度差高达100多mil，正常的那款+ -长度差最多80mil，不知道这个有没有影响？
$ m8 |. E1 ?+ k: ^3 K0 f


$ @' [8 q! }& ]% e8 D 11.rar (978.87 KB, 下载次数: 96)

2015-3-6 14:09 上传

点击文件名下载附件
下载积分: 威望 -5

1 Q4 R: P# |1 y
9 _& p- `' A6 G


2 S' z' @, T0 i: l




2 c; \3 g6 t: d+ N
% j) n$ d7 G: y2 B1 C6 a
: ?0 g1 c# b  V* O. N# Y
" P! y( @/ p  ?2 B# T( T6 I6 y

jielove2003

丢包严重吗？在没有100%流量下丢包吗？
" {$ `2 ~3 u! I; c7 @  `
我觉得你的差分线没有完整的参考平面是原因之一。
& N4 D6 L1 o$ I5 f6 n
4 u& ^* g* [8 j# Z

中臣

应该会有影响的，还要看spec要求多少

everyday

用示波器查看一下信号质量，用图形分析一下

东山郡谢

建议测下眼图对比一下，设计时除了注意等长外还要考虑阻抗匹配，尽量少打过孔

撒加

bottom层参考3.3V，建议检查3.3V的稳定性。

zhdyx-008

你说的等长是一个方面，一般相差不超过20mil, 另外就是你的差分信号没有完全参考一个电平，第三层有一段参考了第四层的1V，bottom层参考了3.3V，很容易受到影响的。 建议重新改一版试试，如果有示波器和TDR的话最好测测阻抗和眼图

part99

应该不是走线引起的，不过差分线正负能差100多mil也太新手了

cwfang2013

高速差分走线注意以下几个方面，等长，阻抗控制，过孔，周围走线

kevin890505

其实一般来说20-50mil都不会有问题，100没试过，你可以先看下眼图效果，如果眼图没太大问题在考虑等长，参考平面吧，还有那个1%精度的参考电阻，看看布局走线合理不。

owencai

mentor 公司给出的差分线一些建议，可以参考下！
. c1 c% I6 g. N" _! H% u: S

5503892

谢谢各位解答！丢包的原因是主芯片寄存器设置问题。。第一版的改了软件后测了100多亿无丢包

zhdyx-008

zhdyx-008 发表于 2015-3-10 20:27
- H) F7 D3 c: h! f2 B/ t3 t你说的等长是一个方面，一般相差不超过20mil, 另外就是你的差分信号没有完全参考一个电平，第三层有一段参 ...

差分线虽然说抗干扰能力强，但是你这又是高速信号，高速信号没有一个大的完整的参考GND，信号质量是不太好的。 如果你们有或者可以借到高速示波器，可以让人帮忙测一下波形

lize314

zhdyx-008 发表于 2015-3-10 20:27
& ]/ j4 C& Q/ o% p+ |你说的等长是一个方面，一般相差不超过20mil, 另外就是你的差分信号没有完全参考一个电平，第三层有一段参 ...

. R# K" s  h( f! M差分线需要一个完整的参考平面，无参考平面或不完整，阻抗不连续，如果高速情况下这种差分线基本没用，得重新设计了。
* O! \, u4 M. Q3 U, j$ h! X