找回密码
 注册
关于网站域名变更的通知
查看: 1097|回复: 15
打印 上一主题 下一主题

多层板设计布线该注意什么?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-1-3 16:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1,多层板中,内相邻布线层布线有何原则?
' F% _; [" q* X7 l  e* m- D; _2,由于晶振或钟振是放在表层,对于6层板中间第三,四层是布线层,晶振下布线时该注意什么。
* e. t  t  y3 R  z3 N. S8 W3 z3,多层板中有些重要线需做阻抗,如此线设为保护,是否会影响板厂无法调整线来满足阻抗值。

该用户从未签到

2#
发表于 2015-1-4 15:00 | 只看该作者
1. 如果有高速,敏感线路,最好从叠层设计的时候就想好,如果没有,随便画。( Z! H0 w9 ~, d* S
2. 晶振正面直到主地层最好都不要走其它线路,不过虽然是这样说,但是以我的经验,有一些控制型的走线,(譬如reset之类)是影响不大的。如果不是实在是走不开,还是避开好。
' h; {5 A9 S0 j3. 你最后是出gerber给厂家的吧,他们爱怎么改都可以。

点评

way
谢谢回复,路过的发表下意见。  发表于 2015-1-5 20:33

该用户从未签到

3#
发表于 2015-1-8 14:54 | 只看该作者
1、高速线内层布线最好能互相垂直,尽量避免长距离平行。低俗线没太大影响,尽量邻层有参考层。
& g* B0 H, D8 @  t6 Y0 _2、晶振下面最好不走其它线,板子大的话 3、4层也不要走敏感线,板子的小无法避开的话,走一些控制线是OK的。' h5 i. Q4 k) S: l
3、这个洗板厂改的是gerber ,不受你的规格影响。

该用户从未签到

4#
发表于 2015-1-9 09:52 | 只看该作者
技术流 发表于 2015-1-4 15:00
7 |& ~- H! S" S1. 如果有高速,敏感线路,最好从叠层设计的时候就想好,如果没有,随便画。4 C2 T6 ^+ u* C. d* _7 }4 g
2. 晶振正面直到主地层最好都 ...

/ {: a* I) v7 R* N0 b  `1 k请教下如何设置走线的阻抗大小哦,比如50欧姆的阻抗的线 怎么设置啊 谢谢
. }3 e- v( H0 p- l9 U

该用户从未签到

6#
发表于 2015-1-9 11:31 | 只看该作者
okele 发表于 2015-1-9 09:52& R( X( _; ^( }0 [- h% g& L
请教下如何设置走线的阻抗大小哦,比如50欧姆的阻抗的线 怎么设置啊 谢谢

- r; v$ J2 f' \; P! p% m; R* D  ~% W阻抗可以根据叠层设置用软件SI9000自己计算出来,同时也就确定了线宽8 b9 i2 v% a' x( J: W$ j

该用户从未签到

7#
 楼主| 发表于 2015-1-9 21:59 | 只看该作者
xkg1989 发表于 2015-1-8 14:54
* ^: }$ E) C7 I! @' E$ V1、高速线内层布线最好能互相垂直,尽量避免长距离平行。低俗线没太大影响,尽量邻层有参考层。
4 u5 E! ^& f) F0 }2、晶振下 ...
  i+ U; V, ~$ Q( t5 s0 \( Z
谢谢你的回复,对于你的第一点,假设第三层重要线是水平拉线,那第四层重要线就要是垂直拉线吗,不知道我的理解是否正确。

该用户从未签到

8#
发表于 2015-1-10 16:39 | 只看该作者
way 发表于 2015-1-9 21:59
( _5 f& s9 G0 U. t谢谢你的回复,对于你的第一点,假设第三层重要线是水平拉线,那第四层重要线就要是垂直拉线吗,不知道我 ...
) Y+ L- e4 l9 c: j6 h; u0 h
可以这样理解。7 p% F2 v% B- Z6 G  w/ o% K) y! \

该用户从未签到

9#
发表于 2015-1-12 11:33 | 只看该作者
okele 发表于 2015-1-9 09:52
- Y0 T$ n, l; B* F- l8 z请教下如何设置走线的阻抗大小哦,比如50欧姆的阻抗的线 怎么设置啊 谢谢
9 i3 f; X7 ?% t* g' h9 Y7 c
1. 什么都不管,做好之后标出要做阻抗的线,向板厂提好阻抗要求,他就会根据你的要求做
# ]9 L# K& P" M9 s* Q+ s6 z
7 N0 r" P- c9 I$ s2 b2. 如果你熟悉板子的叠层结构,可以在软件里面设好,然后你走的线的线宽就决定了你的阻抗,可以在软件里面看到。) z, N- Q. H3 E, p+ Q
0 c5 j3 H0 S7 e8 \
不过你既然你都这样问了,估计2 就不熟了,按1做就好。6 f4 s: T! }3 f0 ?1 q" H
当然你可以先跟板厂沟通好,告诉他们你要做几层板,这样的板他们一般有怎样的叠层设计,然后你把它们填进软件里面。就可以做到2了。% ?& `6 h0 K( x5 }( v

该用户从未签到

10#
发表于 2015-1-12 11:36 | 只看该作者
way 发表于 2015-1-9 21:591 R1 V2 F: |6 @' i( q: q
谢谢你的回复,对于你的第一点,假设第三层重要线是水平拉线,那第四层重要线就要是垂直拉线吗,不知道我 ...
+ |# v6 b: N. z* ?: O" q
垂直走线这些规则仅 限于没有电源或地层隔开的相邻层。6 ?( _8 x6 h9 R  E+ R0 O

0 Y" |6 O2 Z4 p8 A对于一般的四层板,一般是2层地,3层电源,1 4层走线,这样1 4层是被隔开的,各自随便走。+ n7 J8 a5 P7 ?* r

该用户从未签到

11#
发表于 2015-1-13 10:30 | 只看该作者
1、首先是看这两个相邻层之间的距离,最好的情况每个走线层都相邻靠近地层,这样它就会参考地平面,两个相邻布线层,比较保险的走线方式是走线垂直相交,不要平行走线(如果没办法一定要平行走线的话,那就避开投影区域)。另外就是想办法在设计层叠的时候让这两个相邻的走线层远离,让他们去靠近另外一个相邻的平面层。如果是特别高速的信号线,一定要避免相邻层走线,因为即使你在怎么处理都会受到影响。
) _3 w/ G. j1 C1 b2、晶振和钟振,6层板,首先第二层必须是地,其次高速信号,始终信号等重要信号禁止在晶振和钟振的投影区域走,不重要的信号线也尽量避免在这个区域走,如果实在没有办法,可以走些不重要的信号线。另外就是晶振在表层需要做包地处理。
7 c; ]6 E5 |7 Q$ J, G- t3、需要做阻抗的线你说的做保护是锁定吗,还是设置了规则,这个对板场是没有任何影响的,板场调整的是你的gerber文件,不是拿你的brd文件去调整,他们也会在满足自己加工能力的基础上尽量满足你的阻抗要求。这个大可以放心。因为他们也是有做pcb设计的人员的。

该用户从未签到

12#
发表于 2015-1-13 13:38 | 只看该作者
1,多层板中,内相邻布线层布线有何原则?! d3 O( s- J1 m9 K) `4 R0 M" _% f
2,由于晶振或钟振是放在表层,对于6层板中间第三,四层是布线层,晶振下布线时该注意什么。, X/ ?$ V4 U5 X3 d( [/ V
8 E# k  \: `6 L9 \* G( N6 i3,多层板中有些重要线需做阻抗,如此线设为保护,是否会影响板厂无法调整线来满足阻抗值
; L/ {( x' \7 S% _: P; D
) F7 r! ^8 n' y; Z, z! N0 A9 Q
1,相邻层布线尽量相交,避免平行。
% V6 m3 [% |8 H4 |0 R- ]: c8 O5 I# O8 X) s) I1 E5 G, E
但是在BGA密集处,会不可避免出现相邻层平行的情况,可以在引出BGA区域外错开布线。% Y: i" n6 q9 T

5 ]* Z: k- ^, b- E1 x在叠层时,应尽量避免两个信号层直接相邻。如因成本限制,需要两个信号层相邻时,可以通过加大两个信号层间的厚度来减少相邻的影响。
- w+ o8 q- L$ \1 ?6 ]: r6 ]  R4 G& r2 R
2,晶振下方应尽量避免排布一些关键的信号线,如电源线,复位,时钟信号等。, w, N* L  S( N/ y% \- Y
2 M7 V+ x# w1 ~
如果有条件的情况下,晶振下方最好不要布线进来。
4 a, v0 h& N3 I9 [6 T7 D3 D+ o' i/ S# w2 N
3,虽然你在PCB中设为保护,但是导出光绘后,在光绘中,你的线路是没有保护属性的,即板厂还是可以调整的。& F7 q7 T$ r/ s+ I9 a

点评

晶振附近多包地处理,有些还建议挖空晶振下方的地  发表于 2015-1-15 08:32

该用户从未签到

13#
 楼主| 发表于 2015-1-14 22:45 | 只看该作者
技术流 发表于 2015-1-12 11:33
9 q* b( z' d# H7 s1. 什么都不管,做好之后标出要做阻抗的线,向板厂提好阻抗要求,他就会根据你的要求做$ j) T" v3 V* N5 @( `

$ G; t; _, |9 w7 j, C$ i+ ^2. 如果你熟悉 ...
- F/ k) K7 ^) N7 Y9 q
谢谢回复,我的板各层都是设为非平面层,如果是设为了平面层或分割层是可以看到导线的阻抗,不管设不设置层厚度参数。
  • TA的每日心情
    擦汗
    2020-1-14 15:59
  • 签到天数: 1 天

    [LV.1]初来乍到

    14#
    发表于 2015-1-15 08:31 | 只看该作者
    okele 发表于 2015-1-9 09:52. p  M/ {! a* T2 F8 ~& M5 _
    请教下如何设置走线的阻抗大小哦,比如50欧姆的阻抗的线 怎么设置啊 谢谢
    ( T: ]3 b& Y% a/ J
    用si9000计算后设置
    , q) S9 U8 X8 [
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-23 08:04 , Processed in 0.156250 second(s), 30 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表