先在画的板子中有一片FPGA,为了走线尽量灵活,在管脚确认可以交换的前提下,希望更改FPGA管脚的网络。. `9 P& [ J2 C. ~
原理图是使用orcad画的,在调整管脚的时候,如何做到有效率的原理图和PCB同步呢? , F9 n. j4 z. @ Q2 v ; B3 }6 x( C) J g我现在的想法就是:直接调整原理图中的管脚,然后出网表文件,然后ECO进行更改PCB。 1 ], t- s) p5 U4 L* W9 f2 i. u. _1 D$ ~0 F5 f! V% d' m0 E
不知道各位还有什么更加灵活的方法?