DDR3之PCB拓扑结构

李秀芳

1.点对点拓扑 point-to-point scheduling
* U2 I% R' n' U( C% [/ U
该拓扑结构简单，整个网络的阻抗特性容易控制，时序关系也容易控制，常见于高速双向传输信号线；常在源端加串行匹配电阻来防止源端的二次反射。

2.菊花链结构 daisy-chain scheduling
5 ?/ }+ F& p# B# N% L/ _) H! V
6 B4 W- F+ f& o% d( k如下图所示，菊花链结构也比较简单，阻抗也比较容易控制。菊花链的特征就是每个接收端最多只和2个另外的接收端/发送端项链，连接每个接收端的stub线需要较短。该结构的阻抗匹配常在终端做，用戴维南端接比较合适。
+ \- E( E8 @* O/ n1 |% e/ O1.点对点拓扑 point-to-point scheduling
. |; ?& m, `; C  s5 l
该拓扑结构简单，整个网络的阻抗特性容易控制，时序关系也容易控制，常见于高速双向传输信号线；常在源端加串行匹配电阻来防止源端的二次反射。
% H* |) \1 N6 Q3 G" Q
2.菊花链结构 daisy-chain scheduling

0 R# w2 {6 L; x4 b. R: q- M8 o" H  X  S如下图所示，菊花链结构也比较简单，阻抗也比较容易控制。菊花链的特征就是每个接收端最多只和2个另外的接收端/发送端项链，连接每个接收端的stub线需要较短。该结构的阻抗匹配常在终端做，用戴维南端接比较合适。

3 b% j3 I4 j; A1 y5 J  F1 t3. fly-by scheduling
; Q4 t, V1 i5 t" \* f  Y+ P
; E+ E8 Y8 D3 u& }2 j, ]4 x该结构是特殊的菊花链结构，  stub线为0的菊花链。不同于DDR2的T型分支拓扑结构，DDR3采用了fly-by拓扑结构，以更高的速度提供更好的信号完整性。fly-by信号是命令、地址，控制和时钟信号。如下图所示，源于存储器控制器的这些信号以串行的方式连接到每个DRAM器件。通过减少分支的数量和分支的长度改进了信号完整性。然而，这引起了另一个问题，因为每一个存储器元件的延迟是不同的，取决于它处于时序的位置。通过按照DDR3规范的定义，采用读调整和写调整技术来补偿这种延迟的差异。fly-by拓扑结构在电源开启时校正存储器系统。这就要求在DDR3控制器中有额外的信息，允许校准工作在启动时自动完成。
6 c/ L' b& b* f6 M/ M, ^
在写调整期间，存储器控制器需要补偿额外的跨越时间偏移（对每个存储器器件，信号延迟是不同的），这是由于fly-by拓扑结构及选通和时钟引入的。源CK和DQS信号到达目的地有延迟。对于存储器模块的每个存储器元件，这种延迟是不同的，必须逐个芯片进行调整，如果芯片有多于一个字节的数据，甚至要根据字节来进行调整。该图说明了一个存储器元件。存储器控制器延迟了DQS，一次一步，直到检测到CK信号从0过渡到到1。这将再次对齐DQS和CK，以便DQ总线上的目标数据可以可靠地被捕获。由于这是由DDR3存储器控制器自动做的，电路板设计人员无须担心实施的细节。设计人员会从额外的裕度中得到好处，这是由DDR3存储器控制器中的写调整的特性所创建的。


7 D* U6 p8 m% Z, Q1 `% x4. 星形结构 star scheduling
3 s+ R; n  _2 j5 o0 z2 f0 c. \7 v4 F4 \
2 ~5 o6 n% A0 C* a结构如上图所示，该结构布线比较复杂，阻抗不容易控制，但是由于星形堆成，所以时序比较容易控制。星形结构需要特别注意D点到适合于单项数据传输，从D-R，而不适合于从R-D。匹配方式一般在R端做匹配，消除终端反射。
3 j, _9 y8 f+ e2 a" z# E& L, ^
5.远端簇结构 far-end cluster scheduling
! n# u. M+ R) O
  _. R6 l9 t" P4 A! q: t. r# ]) D
: D: ~- c9 v' R4 x, P5 p5 U, B远端簇结构可以算是星形结构的变种，要求是D到中心点的长度要远远长于各个R到中心连接点的长度。各个R到中心连接点的距离要尽量等长，匹配电阻放置在D附近，常用语DDR的地址、数据线的拓扑结构。

; c/ k0 \/ ~, w9 O/ U' q& S
3. fly-by scheduling

5 K% t1 r, \# w, M5 E' N% H该结构是特殊的菊花链结构，  stub线为0的菊花链。不同于DDR2的T型分支拓扑结构，DDR3采用了fly-by拓扑结构，以更高的速度提供更好的信号完整性。fly-by信号是命令、地址，控制和时钟信号。如下图所示，源于存储器控制器的这些信号以串行的方式连接到每个DRAM器件。通过减少分支的数量和分支的长度改进了信号完整性。然而，这引起了另一个问题，因为每一个存储器元件的延迟是不同的，取决于它处于时序的位置。通过按照DDR3规范的定义，采用读调整和写调整技术来补偿这种延迟的差异。fly-by拓扑结构在电源开启时校正存储器系统。这就要求在DDR3控制器中有额外的信息，允许校准工作在启动时自动完成。
/ `- Q5 J* z5 C. Z: r
在写调整期间，存储器控制器需要补偿额外的跨越时间偏移（对每个存储器器件，信号延迟是不同的），这是由于fly-by拓扑结构及选通和时钟引入的。源CK和DQS信号到达目的地有延迟。对于存储器模块的每个存储器元件，这种延迟是不同的，必须逐个芯片进行调整，如果芯片有多于一个字节的数据，甚至要根据字节来进行调整。该图说明了一个存储器元件。存储器控制器延迟了DQS，一次一步，直到检测到CK信号从0过渡到到1。这将再次对齐DQS和CK，以便DQ总线上的目标数据可以可靠地被捕获。由于这是由DDR3存储器控制器自动做的，电路板设计人员无须担心实施的细节。设计人员会从额外的裕度中得到好处，这是由DDR3存储器控制器中的写调整的特性所创建的。

7 ~5 R! f& M) `1 r$ t* ]
4. 星形结构 star scheduling

7 V3 ^  P' b5 w+ [/ R结构如上图所示，该结构布线比较复杂，阻抗不容易控制，但是由于星形堆成，所以时序比较容易控制。星形结构需要特别注意D点到适合于单项数据传输，从D-R，而不适合于从R-D。匹配方式一般在R端做匹配，消除终端反射。
' A; J; y, n) S- |. K+ i6 `, A
5.远端簇结构 far-end cluster scheduling
2 m( g/ \8 q+ m$ p, N  m' S

) W, H" L1 b" t- U* v' X0 Y: K2 X远端簇结构可以算是星形结构的变种，要求是D到中心点的长度要远远长于各个R到中心连接点的长度。各个R到中心连接点的距离要尽量等长，匹配电阻放置在D附近，常用语DDR的地址、数据线的拓扑结构。
, o  z* n. r3 q, ?
% _- _" `) e& p" L+ M0 ^; w8 h

wangzhe19831

没有图啊

brace1108

没有图啊，看不懂

liangjiatian

怎么没有图？？

yangjinxing521

讲了一大堆，有图比啥都好使。。

shenzhiwu333

是的，有图看起来容易理解

cxt668

有操作说明吗？

freeren

网上拷贝的吧，这样帖子最没意思了。浪费时间看

ayalcy

楼上的你懂吗，要学会尊重别人的成果，无论是从什么渠道获得的，对大家总是有益的{:soso_e148:}

fenghychinafp

卤煮，无图无真相。。。