一组过连接器的pcie3.0差分信号sigrity仿真

狂羁青马 · 发表于 2025-2-28 10:14

您需要登录才可以下载或查看，没有帐号？注册

x

1.需要自己给连接器建模吗，还是直接跟厂家要连接器模型就可以。2.8gbps这种速率还需要给过孔建模吗
3.激励端和接收端怎么进行端接呢

wen11902 · 发表于 2025-2-28 13:40

2. 8g没必要，不过我pcie3.0会优化金手指和耦合电容下方参考，几个项目速率测速都接近满速

SIPI明同学 · 发表于 2025-3-1 00:38

2.8Gbps，按1.4GHz算，看一下连接器手册信息就好了。

狂羁青马 · 发表于 2025-3-3 09:15

SIPI明同学发表于 2025-03-01 00:38:00
; M* V# {& t x3 N! x v2.8Gbps，按1.4GHz算，看一下连接器手册信息就好了。

连接器满足这个速率的，system si中需要连接器参数，这个是直接跟厂家要吗，还是自己建模获取

SIPI明同学 · 发表于 2025-3-4 18:49

狂羁青马发表于 2025-3-3 09:159 h3 ?; m8 p4 h; {2 t& ? i
连接器满足这个速率的，system si中需要连接器参数，这个是直接跟厂家要吗，还是自己建模获取

都可以
简单点就找厂家要
如果你要做精细化仿真，就把连接器模型要到，建模跑一下好了。

狂羁青马 · 发表于 2025-3-6 15:19

SIPI明同学发表于 2025-3-4 18:494 P, u) ]) j. }! z' h, V
都可以- p3 J$ L4 L! G
简单点就找厂家要
7 ~7 _5 ]) v1 Q( |+ J0 f如果你要做精细化仿真，就把连接器模型要到，建模跑一下好了。

嗯嗯，好的

帐号		自动登录	找回密码
密码			注册

[Cadence Sigrity] 一组过连接器的pcie3.0差分信号sigrity仿真