为啥DDR颗粒的数据线、地址线都是一样的？

Csec

这个S912芯片配置了四颗DDR3，正反贴两颗数据共用，地址也是共用的，这是基于什么原理呢？贴片的时候只会贴2片吗？

8 v  s: C& ?/ M. ^6 i+ i

# m# P2 R) H% g2 v4 Y2 V+ D0 K* }
  I3 r! y5 [% J1 V3 v
( \  z: @4 `) t( E

超級狗

4 顆的排列應該是：

• CS0 + DQ0 ~ DQ15
• CS0 + DQ16 ~ DQ31
• CS1 + DQ0 ~ DQ15
• CS1 + DQ16 ~ DQ31
  

總線寬度 32 bit + Chip Select (nCS) x 2
* M8 \5 R  ~  [5 u

8 x5 q5 K, s* z; }% A( S( `

Csec

超級狗 发表于 2024-6-18 07:54
) n! P& n1 e4 N' o4 顆的排列應該是：

CS0 + DQ0 ~ DQ15

谢谢版主，这样做就是为了增加数据总线的宽度是吧，这样通过cs片选来进行选择，变成双通道64位？

超級狗

Csec 发表于 2024-6-18 10:10
谢谢版主，这样做就是为了增加数据总线的宽度是吧，这样通过cs片选来进行选择，变成双通道64位？

9 [0 B$ M" Y9 D補充一下：
" ?) ~6 V  l# q6 I) Y7 V9 X嚴格來說，32 位元雙通道並不等同於 64 位元，而是兩個 32 位元通道交錯（Interleave）使用。在總線存取需要等待時間的情況下，這種方式反而效率會更高一些。
4 t  c- }( n( `" c

% q* m+ s) a/ l" B5 Y. X

Csec

超級狗 发表于 2024-6-18 17:13
$ Z: Z' e9 D! o% Q( f補充一下：
嚴格來說，32 位元雙通道並不等同於 64 位元，而是兩個 32 位元通道交錯（Interleave）使用 ...

+ s  K0 Z! `. c' o9 b9 W/ e谢谢版主的贴心回复，还想多问一句，一般什么情况下会用这种复用的架构呢。主控芯片不支持64位的情况下吗

超級狗

Csec 发表于 2024-6-19 12:00
; W# W) \( y! k' p- d' ]谢谢版主的贴心回复，还想多问一句，一般什么情况下会用这种复用的架构呢。主控芯片不支持64位的情况下吗

4 W0 y3 J0 f1 g7 s( e5 i! ?4 R記得踢哀（TI）的 OMAP 4 處理器，同時支援 64 位元單通道和 32 位元雙通道，有無支援具體就得看處理器規格書。以前看過一篇研究報告，32 位元雙通道的效能上好不過 30%，實測大多只增加十幾個百分點罷了，和軟件的行為有極大的關係。大規模讀寫內存時，效能才會顯著，但誰會無聊到沒事在那邊猛搬運資料？
% ]& L- V6 B6 u' k
7 k3 \& V. B$ A5 g9 T

如果你的應用不在乎那十幾趴的效能。自然也沒必要這麼做。例如，電子紙（EPD）的反應速度很慢，有些電子書的設計，即便使用了 64 位元處理器，設計上都還是 16 位元單通道。線路佈局（PCB Layout）簡化後有機會四層板就搞定，降低成本對內卷的誘因更大。
" w7 k2 F/ V% A" R
& s3 Q* A' Z- A$ w- H

huo_xing

超級狗 发表于 2024-6-18 17:13
補充一下：
嚴格來說，32 位元雙通道並不等同於 64 位元，而是兩個 32 位元通道交錯（Interleave）使用 ...

- e9 N5 }/ w) o" X1. interleave和rank是两个概念。rank是CPU处理的数据位宽（32/64）。2. interleave是cpu读取ddr颗粒的技术，对应的是日常说的通道数（channel）。32bit的cpu也可以用interleave技术来读取数据。
& q6 n7 j4 ?* ~6 W4 |6 ?5 E  t3. 现在很多cpu是64bit的，但是ddr还是32bit。这样cpu需要读取两次ddr才能组成一次cpu数据处理长度，主要是考虑设计成本。应用在要求不高情况
0 R2 \7 _8 B. Y

+ n; x4 n, _  d3 s: m0 d$ @4 Z

Csec

huo_xing 发表于 2024-6-19 13:59
1. interleave和rank是两个概念。rank是CPU处理的数据位宽（32/64）。2. interleave是cpu读取ddr颗粒的技 ...

多谢答疑解惑，我看到也是越来越少了，基本都是64通道的