请教关于内层差分的阻抗控制

dingoboy

请教一下各位高手们：
6 G( q; W- S! V* M/ i) _最近做了一块8层板，层叠是SGSPPSGS，第三层有几对差分线，设计时是参考第二层的GND的，第4层电源层差分线下方平面不完整。结果印制板厂反馈第4层平面不完整无法做阻抗控制。说内层差分线必须有两面屏蔽的参考平面才能做阻抗。
- ?, K3 _1 G3 E. M- i5 x这个我不是太理解。按照自己的理解，参考平面是给差分线提供回流路径的，为什么一定要有两个参考平面才能做阻抗呢。而且SI9000里也是有差分线只有一个参考平面的计算模型嘛。
8 Q, R0 g% u* H, n. g3 v如果按照这样说，内层的单端走线是不是也要求必须有两个参考平面？

请各位高手帮忙解惑，非常感谢！

qiangqssong

这个板厂应该说的有道理,同一根线如果不同段阻抗参考模型不同,则会影响很多参数,这个估计要分段计算和走线才行!!

suicide915

楼主最后问题怎样解决的呢？

rogetxu

应该不会要求电源层是完整的平面. 我们也一直使用分割的电源平面的.
只要差分线没有换平面就可以了.

lmh830626

/ J+ x! V1 p6 A8 g% e
$ t4 `  ~0 N0 W2 I- D我这儿有一个八层板子，CPU与SDRAM的连接的地址走线区域对应的相邻层是不完整平面。
- [6 n) G4 u4 m" P, S8 d
这是飞尔卡思的一个开发板。