50欧姆的阻抗线误差过大?

407449801

50欧姆的阻抗线误差过大对板子影响大不大?
  z9 K& N! {7 j要设计一个板子跑1G的主频,板子上的DDR3有些单端信号要做50欧姆阻抗线,原设计是误差+/-10%,但线路板厂说只能做到55欧姆误差+/-10%,请教各位大人,不知这样对板子的性能影响大不大?

liuyian2011

可通过调整介质厚度或阻抗线宽来达到50欧姆的阻抗要求的.

407449801

liuyian2011 发表于 2012-6-23 00:22
8 d8 D5 K1 Q1 W' ~/ K7 Y) b可通过调整介质厚度或阻抗线宽来达到50欧姆的阻抗要求的.

这位兄台答非所问,我问的是阻抗线误差过大对电路的影响,我也知道调整介质厚度或阻抗线宽可以改变走线的阻抗.有没懂的人,麻烦给个答案.

rx_78gp02a

407449801 发表于 2012-6-23 19:06
* R6 x, [( k- P/ t& ^  x4 H' P$ l5 u* f这位兄台答非所问,我问的是阻抗线误差过大对电路的影响,我也知道调整介质厚度或阻抗线宽可以改变走线的阻 ...

. i- ^+ w3 ?$ A" D* k4 T  bddr3的阻抗可以适当的放宽，在40欧姆~60欧姆之间都是可以的！

407449801

rx_78gp02a 发表于 2012-6-25 11:17
$ g& b6 H$ ~0 o& Bddr3的阻抗可以适当的放宽，在40欧姆~60欧姆之间都是可以的！

了解,多谢