求教DDR时钟差分信号仿真

wuhu.cool · 发表于 2011-12-8 15:01

您需要登录才可以下载或查看，没有帐号？注册

x

最近仿真DDR 时钟，仿真出来的波形和拓扑结构如下所示：
图1：驱动端；图2、3：接受端
图4：驱动端发出时钟差分波形；
图5、6：接受端收到时钟差分波形。
仿真成这样的结果却是难受，不知道怎么办？

lsp25071050 · 发表于 2011-12-14 16:08

你这些数据只能让大家陪你一起难受啊

zhaochong · 发表于 2011-12-20 16:01

多宝258 · 发表于 2013-8-10 10:33

你这些数据只能让大家陪你一起难受啊

lolo319 · 发表于 2014-8-8 11:30

这是嘛结果啊，真是你这些数据只能让大家陪你一起难受啊

procomm1722 · 发表于 2014-8-29 15:00

阻抗不匹配造成嚴重反射 , 考慮串上電阻試試看.

帐号		自动登录	找回密码
密码			注册

[Cadence Sigrity] 求教DDR时钟差分信号仿真