EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 geronimo123 于 2022-7-1 13:59 编辑 ( A; X: |9 M7 Z: s5 S
) f: m" p! _) \$ W
电磁兼容性(EMC)及关联的电磁干扰(EMI)历来都需要系统设计工程师擦亮眼睛，在当今电路板设计和元器件封装不断缩小、OEM要求更高速系统的情况下，这两大问题尤其令PCB布局和设计工程师头痛。 e4 G" N9 J, N/ [2 Q B& F
# y- G* C/ H3 z/ e0 \) F
EMC与电磁能的产生、传播和接收密切相关，PCB设计中不希望出现EMC。电磁能来自多个源头，它们混合在一起，因此必须特别小心，确保不同的电路、走线、过孔和PCB材料协同工作时，各种信号兼容且不会相互干扰。
1 L0 r: `4 Q/ b$ X3 G! V
( W' C. B6 {1 l+ g) @9 K另一方面，EMI是由EMC或不想要的电磁能产生的一种破坏性影响。在这种电磁环境下，PCB设计人员必须确保减少电磁能的产生，使干扰最小。
V/ F% \, O3 ~
' p$ z% s' Z* f# S- _ & g7 w7 y2 ^6 x" P7 X0 Q' i
避免在PCB设计中出现电磁问题的7个技巧
2 e( x" t4 l! j* P% K4 Y% a技巧1：将PCB接地
L% c! W% {# h降低EMI的一个重要途径是设计PCB接地层。第一步是使PCB电路板总面积内的接地面积尽可能大，这样可以减少发射、串扰和噪声。将每个元器件连接到接地点或接地层时必须特别小心，如果不这样做，就不能充分利用可靠的接地层的中和效果。
& M8 F* O2 n4 B K% r" [0 Z
; c3 U7 }: X5 V) t; g4 D一个特别复杂的PCB设计有几个稳定的电压。理想情况下，每个参考电压都有自己对应的接地层。但是，如果接地层太多会增加PCB的制造成本，使价格过高。折衷的办法是在三到五个不同的位置分别使用接地层，每一个接地层可包含多个接地部分。这样不仅控制了电路板的制造成本，同时也降低了EMI和EMC。
3 q3 e) w6 i: x0 R1 q; L* o如果想使EMC最小，低阻抗接地系统十分重要。在多层PCB中，最好有一个可靠的接地层，而不是一个铜平衡块(copper thieving)或散乱的接地层，因为它具有低阻抗，可提供电流通路，是最佳的反向信号源。
! \: A2 \ f2 r- I信号返回地面的时长也非常重要。信号往返于信号源的时间必须相当，否则会产生类似天线的现象，使辐射的能量成为EMI的一部分。同样，向/从信号源传输电流的走线应尽可能短，如果源路径和返回路径的长度不相等，则会产生接地反弹，这也会产生EMI。
" F+ X5 M0 f a+ C: a0 u8 h+ o3 ?) i6 ?4 E) L% B o: M
如果信号进出信号源的时间不同步，则会产生类似天线的现象，从而辐射能量，引起EMI $ M0 w+ p4 M) f1 S, R: n" z
- u7 E% N+ f- G2 Q S) ~
技巧2：区分EMI
5 ]( }- d# ~5 I& W由于EMI不同，一个很好的EMC设计规则是将模拟电路和数字电路分开。模拟电路的安培数较高或者说电流较大，应远离高速走线或开关信号。如果可能的话，应使用接地信号保护它们。在多层PCB上，模拟走线的布线应在一个接地层上，而开关走线或高速走线应在另一个接地层。因此，不同特性的信号就分开了。
' l; u2 e% I( M9 g4 X! ?6 X6 J2 @
" w/ t- A& i" C2 g有时可以用一个低通滤波器来消除与周围走线耦合的高频噪声。滤波器可以抑制噪声，返回稳定的电流。将模拟信号和数字信号的接地层分开很重要。由于模拟电路和数字电路有各自独特的特性，将它们分开至关重要。数字信号应该有数字接地，模拟信号应该终止于模拟接地。
1 X( T K6 B% I* x% V# K0 a
- b5 N9 Q# c* A在数字电路设计中，有经验的PCB布局和设计工程师会特别注意高速信号和时钟。在高速情况下，信号和时钟应尽可能短并邻近接地层，因为如前所述，接地层可使串扰、噪声和辐射保持在可控制的范围。
6 ^. _: g. Z/ Z- F( v% t+ Z3 M k3 w O M- \2 B
数字信号也应远离电源平面。如果距离很近，就会产生噪声或感应，从而削弱信号。 , v5 m" u a1 M, ?
7 n3 u6 k: F2 v T3 m ]技巧3：串扰和走线是重点 ; i/ M4 Z! S2 f8 C: c) I
走线对确保电流的正常流动特别重要。如果电流来自振荡器或其它类似设备，那么让电流与接地层分开，或者不让电流与另一条走线并行，尤其重要。 两个并行的高速信号会产生EMC和EMI，特别是串扰。必须使电阻路径最短，返回电流路径也尽可能短。返回路径走线的长度应与发送走线的长度相同。
+ E9 ~1 T; }7 _' D( R
" q* v5 H' N1 _; d6 v2 E对于EMI，一条叫做“侵犯走线”，另一条则是“受害走线”。电感和电容耦合会因为电磁场的存在而影响“受害”走线，从而在“受害走线”上产生正向和反向电流。这样的话，在信号的发送长度和接收长度几乎相等的稳定环境中就会产生纹波。4 E c* I, B' W0 E
- \4 j$ z" G# X) I; s* g; [在一个平衡良好、走线稳定的环境中，感应电流应相互抵消，从而消除串扰。但是，我们身处不完美的世界，这样的事不会发生。因此，我们的目标是必须将所有走线的串扰保持在最小水平。如果使并行走线之间的宽度为走线宽度的两倍，则串扰的影响可降至最低。例如，如果走线宽度为5密耳，则两条并行走线之间的最小距离应为10密耳或更大。
6 L5 m. j5 s7 Y Z+ E' e* v& N
& k* e& }9 m* h% g( K$ ?& j随着新材料和新的元器件不断出现，PCB设计人员还必须继续应对电磁兼容性和干扰问题。
9 `; h9 d+ G9 D: D, K" `. L技巧4：去耦电容 $ ~1 T7 ]" a- m. U; @
去耦电容可减少串扰的不良影响，它们应位于设备的电源引脚和接地引脚之间，这样可以确保交流阻抗较低，减少噪声和串扰。为了在宽频率范围内实现低阻抗，应使用多个去耦电容。 % r% T, U8 F6 X' L0 H7 \
$ R4 p1 e0 X/ c
放置去耦电容的一个重要原则是，电容值最小的电容器要尽可能靠近设备，以减少对走线产生电感影响。这一特定的电容器尽可能靠近设备的电源引脚或电源走线，并将电容器的焊盘直接连到过孔或接地层。如果走线较长，请使用多个过孔，使接地阻抗最小。
1 O+ d+ [0 e/ m1 J+ q a& [0 s8 Y# Z* }( ~% ^" Y4 w' A
技巧5：避免90°角 7 g3 y2 [$ E; U7 q6 k! X: h
为降低EMI，应避免走线、过孔及其它元器件形成90°角，因为直角会产生辐射。在该角处电容会增加，特性阻抗也会发生变化，导致反射，继而引起EMI。 要避免90°角，走线应至少以两个45°角布线到拐角处。 . f5 G" `7 e1 ^' L; z. B; c8 m
H& x$ @. S) `; k
技巧6：使用过孔需谨慎
- `) x$ s& O1 o; M5 f在几乎所有PCB布局中，都必须使用过孔在不同层之间提供导电连接。PCB布局工程师需特别小心，因为过孔会产生电感和电容。在某些情况下，它们还会产生反射，因为在走线中制作过孔时，特性阻抗会发生变化。
' u \* ~0 u% p. [ Y: V$ \6 F5 T* q/ b j
同样要记住的是，过孔会增加走线长度，需要进行匹配。如果是差分走线，应尽可能避免过孔。如果不能避免，则应在两条走线中都使用过孔，以补偿信号和返回路径中的延迟。
- P9 f& d! z, V& I* d( I 6 O( Z4 U" L* P& j0 v/ H& X9 f# `
! g2 S2 A: T, M7 x5 F8 i- G6 K; l
技巧7：电缆和物理屏蔽 7 c( z3 k& ` k" G# a3 I7 v
承载数字电路和模拟电流的电缆会产生寄生电容和电感，引起很多EMC相关问题。如果使用双绞线电缆，则会保持较低的耦合水平，消除产生的磁场。对于高频信号，必须使用屏蔽电缆，其正面和背面均接地，消除EMI干扰。
# s: a" q" b" p6 K% t
, I, C7 d; f: `! t; P0 P8 |物理屏蔽是用金属封装包住整个或部分系统，防止EMI进入PCB电路。这种屏蔽就像是封闭的接地导电容器，可减小天线环路尺寸并吸收EMI。
3 w' N+ q9 w1 O- a- R" p3 l | 
/1 
发表于 2022-7-1 13:58
收藏
淘帖
支持！
反对！
