简单电路分析

chouqiu · 发表于 2011-9-20 15:20

您需要登录才可以下载或查看，没有帐号？注册

x

这三个电路是什么电路布局有什么要求

jiangshouliang · 发表于 2011-9-25 15:50

1 电源输入滤波
2有源时钟电路
3继电器

CDB0922 · 发表于 2011-9-26 17:48

1,电源线走线铜箔要宽，整机的电流要从这经过。注意大电解的地线处理，DC座的EMS等。
2,有源晶振的第三脚输出信号线最好包地。晶振下面不要走线，最好是地。
3,继电器远离主控IC或其它易受干拢的电路，D1，SW1等处最好并一个104的电容。

dennis_chao · 发表于 2011-9-29 15:42

楼上评得比较好。。

gn165625076 · 发表于 2011-9-30 17:59

晶振的地是否需要和其它的地隔离？

qiangqssong · 发表于 2011-10-8 17:11

看看！！！

hengychenw · 发表于 2011-10-10 16:43

3楼正解

willyeing · 发表于 2011-10-11 13:35

gn165625076 发表于 2011-9-30 17:59
q9 A% s9 R2 o4 e- W7 Q晶振的地是否需要和其它的地隔离？

最好与要供给的芯片的地是一个整体，形成一个小系统。信号与地回流路径要同等看待。

gn165625076 · 发表于 2011-10-11 21:51

本帖最后由 gn165625076 于 2011-10-11 22:00 编辑

时钟信号是一个噪声源，是否可以用一个隔离带，将其对地平面的影控制在一定范围内？并不是完全与公共地隔离，而是让时钟的地与芯片时钟输入引脚附近的地相连。

南海牧羊人 · 发表于 2011-10-14 17:39

3l是正解，100M晶振已经挺高了，注意模拟地和数字地的split，继另外电器和主控ic要隔离

hblyj2009 · 发表于 2011-11-21 20:06

电源电路，注意布线要宽，放置在板子边缘。
时钟电路，注意和其他模块的距离。
,继电器远离主控IC或其它易受干拢的电路，D1，SW1等处最好并一个104的电容。

longcomeon · 发表于 2011-11-25 10:34

gcshyb · 发表于 2012-2-22 10:22

学习咯

jiangshouliang · 发表于 2012-2-22 15:05

基本上都分析完全了观望观望呵呵

beihaifuyao · 发表于 2012-2-27 22:04

这个论坛很给力

帐号		自动登录	找回密码
密码			注册

推荐内容 /1