|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
一、ARM处理器的特点" |1 U# ]2 W8 g! I3 R
+ h# t% d- @ ]' E
(1)支持的数据类型
* t4 I* Y# z: r* x( i& J, [- Q$ y& _2 s# j; G- E
A.字节 8bit
) X- y K* e5 @3 b8 p, `5 w$ f* m+ rB.半字 16bit
r; a H( |. l* h5 t# B; m9 V1 ZC.字 32bit3 @& J: }# f/ ]: B' ?, @
* c Q* y$ {! j( b2 f(2)采用32位精简指令集（RISC）处理器架构
+ e' ?; s( }6 D) w# M. n* ?% D! U8 ~# J4 Q: W+ Z
ARM处理器可以工作在两种状态:
, n# L& O) K$ v0 Z9 X; Z: E& \7 G% U% ~" T/ Q& i5 n
A . ARM状态3 {+ ^! R2 X- f8 B
7 a+ ~( P( i5 c# [8 \
指令长度为32位，这种状态执行的是字对齐方式的ARM指令
. Y' j4 A' \- A7 @- i# y
' _/ {5 s/ Q2 CB. Thumb状态
) x" ]) Q8 P% y. Q @7 Y c! o) N+ `$ N) b' v$ _! B
指令长度为16位，这种状态执行半字对齐方式的Thumb指令
& W3 k( b8 N3 j& U+ ]; d1 u: f& V* l1 f0 }2 [( H X- ]+ u
主意:这两个状态间的切换并不影响处理器模式和寄存器内容
) a) T2 S# d9 C5 k& N* m }6 c" p1 I2 w& m
小知识:RISC和CISC
2 B" \, J& ?; n }( M
/ v# H! Y, t! H. u2 b指令的强弱是CPU的重要指标，指令集是提高微处理器效率的最有效工具之一。从现阶段的主流体系结构讲，指令集可分为复杂指令集(CISC)和精简指令集(RISC)两部分。相应的，微处理随着微指令的复杂度也可分为CISC及RISC这两类。
/ [. Y: ]$ b% P, n, P
; C" q$ x8 l1 P. s$ D( sCISC是一种为了便于编程和提高记忆体访问效率的晶片设计体系。在20世纪90年代中期之前，大多数的微处理器都采用CISC体系——包括Intel的80x86和Motorola的68K系列等。即通常所说的X86架构就是属于CISC体系的。RISC是为了提高处理器运行的速度而设计的晶片体系。它的关键技术在于流水线操作（Pipelining）：在一个时钟周期里完成多条指令。而超流水线以及超标量技术已普遍在晶片设计中使用。RISC体系多用于非x86阵营高性能微处理器CPU。像ARM（Advanced RISC Machines），既可以认为是一个公司的名字，也可以认为是对一类微处理器的通称，还可以认为是一种技术的名字。而ARM体系结构目前被公认为是业界领先的32位嵌入式RISC 微处理器结构。所有ARM处理器共享这一体系结构。2 g: X9 ~# N$ P$ n' Y1 R- E4 w" R
* W7 O0 V- P, B: d: z$ _. D+ s4 v
(1)CISC
* w: e+ E! Q6 B$ |! B1 U; p" d6 Z h) X
CISC复杂指令系统计算机通过增强计算机指令系统功能，通过程序去执行大量功能各异的指令，从而优化计算机系统的性能。9 [( b' c7 H& z! H. {8 E% v( T
5 _# X% r, c; w2 f. l) H
由于具有大量的指令，因此CISC体系的优缺点也很明显。
' v9 B, c; b: N$ j* h) h8 p
7 T [% [* ~' }; @5 g3 n' l/ |优点：; r* _; o# t1 T; G9 M9 J
# T) D: U2 Y, q. X7 Y" h* z
a)具有丰富的指令系统，很大程度上简化了程序设计的难度。
7 t0 X' V( X0 `6 I
M6 ^. K- |2 g) Yb)CISC中不要求指令长度统一，可以节省存储空间。# j! {8 p( i, a
; f* |6 f$ }. X; n( H
c)CISC指令可以直接对存储器操作，使得通用寄存器数目较少。
! V7 ^; h4 Z7 p \+ L% s) _: s: d2 \* b5 \0 H
同时CISC指令系统也带来很多问题：: {5 i( o9 P1 j! z: b
( u, ~, V9 g5 J6 G$ A8 na)由于指令系统庞大，寻址方式、指令格式较多，指令长度不一，增加了硬件复杂程序，设计成本较高。* y& z. O, u* i( ?* k" |
( g$ _1 C* Y7 K$ W4 E L& Cb)指令操作复杂、执行周期长、速度低，难以优化编译生成高效的机器语言。
. D* I5 ~" f3 e& F' _; S
9 `! [% g, M0 K# w; w5 Xc)许多指令使用频度低，增加了系统负担，降低了性价比。5 T: }% ~) a+ m5 S6 s; U1 |
0 t6 S( ?# \ e) G(2)RISC
3 M; U5 x! G, c- C5 t# q* s# Q' b8 ]# A' j
和CISC相比，RISC的指令就要少得多，通常在几十条左右，其基本设计思想是尽量简化计算机的指令功能，从而降低硬件执行指令的复杂度，因为软件比硬件容易提供更大的灵活性和更高的智能。因此CISC的主要特点如下：* K4 o/ M- W! N7 Q! l- R6 y
B- @8 V/ i% W$ y" [+ M
a) 精简指令集：只保留了数量很少、功能简单、能在一个机器周期内完成的指令，如果要执行复杂的程序功能则通过子程序而不是使用复杂指令来实现。) x9 j1 A# j5 p$ ]( `
" A1 D# _( F9 u6 q2 A
b)指令长度相同：每条指令的长度都是相同的，可以在一个单独操作里完成。
s$ S6 {. M+ M- B% f& r w2 b6 h5 h$ i6 M$ Y
c) 单机器周期指令：大多数的指令都可以在一个机器周期里完成，并且允许处理器在同一时间内执行一系列的指令。
8 V4 Y: L2 B! C; u% p6 B b+ H/ Z& a4 F% h# i+ g, U
使用RISC指令具有以下优势：: {4 p5 F' u) e: a8 k3 h1 j+ o
) {! c# U! N+ ]4 z/ w+ p
a) 精简指令系统的设计适合超大规模集成电路的实现。由于指令条数相对较少，寻址方式简单，指令格式规整，与CISC结构相比，控制器的译码和执行硬件相对简单，因此芯片中用于实现控制器的晶体面积明显减小。
; G; E* @2 z3 q1 z' M9 ^& M L4 e- e. }0 E
b)在使用相同的晶片技术和相同运行时钟下，RISC系统具有更快的运行速度。精简的指令系统可以加快指令的译码，控制器的简化可以缩短指令的执行延时等，这些都可以提高程序的执行速度。
6 e* Z/ r6 x0 c/ O6 x4 n0 M3 P- y4 O/ x* [$ w
c)可以提供直接支持高级语言的能力，简化编译程序的设计。指令总数的减少，缩小了编译过程中对功能类似的机器指令的选择范围，减轻了对各种寻址方式进行选择、分析和变换的负担，易于更换或取消指令、调整指令顺序，提高程序运行速度。
# f4 j7 U6 I1 \6 r% c2 h1 b
g( ^0 `. Y! P) i4 ld)RISC处理器比相对应的CISC处理器设计更简单，所需要的时间将变得更短，并可以比CISC处理器应用更多先进的技术，开发更快的下一代处理器。
: S4 h* Y' H6 M" g/ k/ D# ^; L$ B3 k& L
相应的，RISC也存在一些缺点，主要有：
% T0 m8 }0 j( J& P Y
; y( m3 B1 ]4 `/ s& D! [- v0 Z# ?a) 由于指令少，因此加重了汇编程序员的负担，增加了机器语言程序的长度，从而占用了较大的存储空间。
3 {0 J/ Y% ?1 m: E) F# R
2 ~" A, K7 X% sb) 相对来说，RISC对编译器的要求更高，因为指令简单，RISC结构的性能就依赖于编译器的效率。编译器的优劣直接影响处理器的性能发挥。
5 F* I1 e8 b& k3 y8 n. A
( v9 l, n8 Z# r综合上面所述，若要再进一步比较CISC与RISC之差异，可以由以下几点来进行分析：6 I. b. Q1 j7 V4 \
& C8 P0 Y, v/ C( C* S
1、指令的形成：CISC因指令复杂，故采微指令码控制单元的设计，而RISC的指令90%是由硬体直接完成，只有10%的指令是由软体以组合的方式完成，因此指令执行时间上RISC较短，但RISC所须ROM空间相对的比较大，至于RAM使用大小应该与程序的应用比较有关系。
. k+ K2 u" U( _! m* Y' I
; |7 O( |) S; t6 {; {" i; G/ I) A- }" L2、定址模式：CISC的需要较多的定址模式，而RISC只有少数的定址模式，因此CPU在计算记忆体有效位址时，CISC占用的周期较多。
% Q N" D2 j0 ]- r. }$ Q- f6 k9 C& G! [$ T$ x. U; G3 X
3、指令周期：CISC指令的格式长短不一，执行时的周期次数也不统一，而RISC结构刚好相反，故适合采用管线处理架构的设计，进而可以达到平均一周期完成一指令的方向努力。显然的，在设计上RISC较CISC简单，同时因为CISC的执行步骤过多，闲置的单元电路等待时间增长，不利于平行处理的设计，所以就效能而言RISC较CISC还是站了上风，但RISC因指令精简化后造成应用程式码变大，需要较大的程式记忆体空间，且存在指令种类较多等等的缺点。$ u, W5 } [+ {) E% @- \+ k9 x
* h! x; N% q: A9 Q% Q5 R# L4、大量使用寄存器
7 Q4 h0 `$ N& C$ ~$ @6 m8 N; j1 }$ A B9 _
二、ARM处理器的模式与异常
3 [9 b9 x; z4 S- h
[, ^' n5 A. l* {$ Q/ W, k# tARM体系结构主要支持7种处理器模式，分别为 : 用户模式、快中断模式、中断模式、管理模式、中止模式，未定义模式和系统模式
m' s, [1 L n$ ~9 m& r
0 e! v( Z; M5 A6 k2 x3 R0 r0 m
% ^9 R6 k" q8 _# R" v(1)系统(sys),快中断(fiq)、中断(irq)、管理(svc)、中止(abt)、未定义(und)这六种模式成为特权模式) r" g, y/ z9 M
6 _' O7 H4 N3 i/ I1 g+ g4 y: V2 h) w' n(2)快中断(fiq)、中断(irq)、管理(svc)、中止(abt)、未定义(und)
2 Q$ K3 Y2 J5 W4 P4 d" @* o( w; c! \0 B+ W( N; [) O0 V
这五种成为异常模式
/ p, @6 a8 n L: j. p! \/ a
5 D/ |# c! j/ c' s0 N9 D
$ W+ u" f# L) z) u/ \思考:为什么处理会被设计成这么多模式呢?
: ^: c2 m4 e/ Y- g
# O0 E8 ~; L \处理器之所以被设计出这么多模式的目的是为了能够更好地处理各种异常。
$ ~/ M7 a5 `: K0 M% b8 `/ z$ M/ ]+ e/ h$ N* v$ b
那什么是异常呢?所谓的异常，指的就是中止了程序正常执行的过程而不得不去完成的一些特殊工作，如芯片复位，取指失败，指令未定义，等等。 S b) [* ^) z1 K- {: l
' e4 g z7 t, i% |' `' V
4 O7 V4 B5 R p' k" J3 v有些同学在大学的时候，学过51单片机，知道中断的概念。在这里中断其实也是一种异常，这里的中断包括外部硬件产生的外部中断和由芯片内部硬件产生的内部中断。由中断产生的异常和其他异常，从处理方法的角度来看没有任何区别，所以我们可以把这些异常统一起来研究。/ z* r& L& D- e. M! P2 O
' |5 e) ~/ q# \. l% c
注意:在正常情况下，一个普通程序可能会运行在用户模式和系统模式下，当异常发生时，ARM就会自动切换到异常模式去处理异常，处理完后，又回到用户模式或系统模式下继续之前的工作。因为每一种模式都包含相应的私有资源，因此可以保证在处理异常的时候，原理的程序环境不会被新的环境破坏，从而保证了系统的正常工作。注意:在正常情况下，一个普通程序可能会运行在用户模式和系统模式下，当异常发生时，ARM就会自动切换到异常模式去处理异常，处理完后，又回到用户模式或系统模式下继续之前的工作。因为每一种模式都包含相应的私有资源，因此可以保证在处理异常的时候，原理的程序环境不会被新的环境破坏，从而保证了系统的正常工作。
0 O( J# n0 y7 P, F' B: j: `% {/ P! `* g) y& F3 m ?
好了，关于ARM的异常和工作模式就介绍在这里，接下来我们来看看ARM每种模式下所拥有的寄存器。
6 r# d! N$ V5 a6 H4 `, v" T C
三、ARM每种模式拥有的寄存器% L2 f7 t. O+ Y
( _$ I6 e1 q1 n) a前面我们讲到，ARM使用的是RSIC架构，而RSIC架构特点之一就是使用大量寄存器。ARM处理器支持多模式，每种模式都有一些寄存器是公用的，有一些是私有的。 u4 }, p. L+ X+ c: E# m* V0 N
' n2 v# b/ _3 G& o, M. J7 {
4 s8 C. G6 w- C, ]4 ^( T
在这里可以简单总结一下：2 b1 s7 [) L" p/ X ^6 }
* H" s, m8 X' e- n' Q! S(1)ARM总共有37个寄存器，其中R0-R7,CPSR，R15(pc)是任何模式下都公用的的寄存器
1 A& |& T) q& N- r" A
$ {- F0 D0 ~; V+ ^& |6 \5 y) i(2)用户模式和系统模式使用相同的寄存器R0-R15,CPSR
- f1 ]) C; Y; g. a0 K% t% S, i
(3)每种异常模式都有自己的 SPSR,R13，R14
4 u0 ]1 W1 [; N3 l: c& y8 k7 N
5 I6 ?) F" @# i& {% b/ s3 G7 {. J(4)FIQ模式除了公共R0-R7寄存器外，还有自己私有的R8-R12,其他模式没有自己私有的R8-R12寄存器
4 R$ B" [" ~4 J$ Z( X( z" }
' [# t* _* |2 P4 g2 }9 c: ^. R. s6 F注意:Cortex体系结构下有40个32-Bits长的寄存器Cortex-A多出3个寄存器，Monitor 模式 r13_mon , r14_mon, spsr_mon
7 L( x# M- J- G4 v: ?
% O q) b; W W( \ i6 R: [接下来我们一起来看看这些寄存器都有什么作用吧。
/ ?. C2 N. _* ^/ B1 L) @& U) F
0 U! b1 l5 Z' N- ^, S' z9 Z7 ]四、ARM中每个寄存器的用途
6 y7 L: \7 a' s1 b6 G
9 X2 W3 [3 g+ C; T6 Y; N(1)R0-R12 这些寄存器我们可以随便使用，就像我们写C语言一样，都需要定义变量，在ARM的世界里，这些就是已经定义好的变量，可以直接拿来使用，每个都可以用来存放一个32bit的数哦。
6 b" b- Z' u4 ~ ]- s" Y6 ~1 U3 [4 G+ `
(2)R13,R14这两个寄存器就要注意了，前面我们分析过，在所有的异常模式下都有自己的私有的R13，R14,即每种异常模式在操作R13和R14,不会对其他模式下R13和R14的值产生影响。0 m0 f( v9 g* |6 ?( T% `2 c
$ n: a3 `: c# E
R13我们又叫做sp,也就是我们常说的栈指针。大家C语言的局部变量时需要入栈的，也就是说不管在那一种模式下,如果我们想调用C语言程序，那在之前先设置好对应模式的sp指针。* c' n; ] }( m" ~
7 t3 a2 {* F1 D1 Z- t3 d+ q2 m
R14为链接寄存器（LR），在结构上有两个特殊功能：4 h7 v' U) X6 g# d
% d8 p2 `5 [, r3 B) X) h7 k. s: }(1)在每种模式下，模式自身的R14用于保存子程序返回地址；
9 v. F! s* G$ R _; ~3 f' D4 k6 A! g/ o- J- h9 h, e" M# O
(2)当发生异常时，将R14对应的异常模式设置为异常返回地址（有些异常有一个小的固定偏移量）。
# T- X7 |( X$ z- m5 O: O- L- N1 B$ G
(3)寄存器R15为程序计数器（PC），它指向正在取指的地址。也就说R15保存的是那一条指令的地址，CPU就会预取那一条指令。
6 g& E- p& I2 J; z5 g# u& `& E3 ?2 H7 M8 ]! Z$ V! Y
(4)寄存器CPSR为程序状态寄存器,它时刻记录CPU的状态" T% i& [& C! O% R( E/ Z7 k& q: F
- v2 q4 k2 D( A0 J
# w+ q/ u& r7 |1 I( M0 l
通过上图我们可以知道，CPSR记录了处理器当前工作的模式，FIQ、IRQ中断是否使能，指令带条件执行结果等信息。! n* Y4 \. [ G' E
b6 s0 o# t4 p下面我们详细来看看每一位分别代表什么意思:
+ x. N; _. }' B# [: a- ^/ r5 w P8 I7 b+ {$ p/ F2 K6 f. i0 K
A.条件代码标志
! y; s4 b0 d. Z6 l, M1 @8 o
5 r7 |! h1 I: ~7 j9 e(N ) 运算结果的最高位反映在该标志位。对于有符号二进制补码，结果为负数时N=1，结果为正数或零时N=0；. t+ e+ t1 V& F3 i! h7 b& a
C! k) Q5 c8 j! S6 Q1 \(Z ) 指令结果为0时Z=1（通常表示比较结果“相等”），否则Z=0；8 U# {# K D% L! C/ z
J; j: D) Z9 A Y& a7 S(C ) 当进行加法运算(包括CMN指令)，并且最高位产生进位时C=1，否则C=0。当进行减法运算(包括CMP 指令)，并且最高位产生借位时 C=0，否则C=1。对于结合移位操作的非加法/减法指令，C为从最高位最后移出的值，其它指令C通常不变；
, G! J* l ]4 l7 r8 L2 ]: k4 D& I6 T/ T3 ^- b I7 x
(V)进行加法/减法运算，并且发生有符号溢出时V=1，否则V=0，其它指令V通常不变。
- |* {) X7 f- f
: Q3 h) ?& k5 j% ~# y& OB. 中断禁止位包括I和F位
( x- e/ W, X. j) [ T) d. A" w; `8 {7 e+ T6 ^' Q, P) ]; b5 ^
当I位置位时，IRQ中断被禁止；5 `7 n, t: o7 x. O$ t
+ z2 ^# W/ J$ W
当F位置位时，FIQ中断被禁止。
9 y8 P2 ~5 k. m4 ^( q ^; L7 `0 X% l& }# ]3 X9 j) _
C.T位反映了正在操作的状态
" u5 t: ^* C" p- K" [# D; p' n
2 ~, |. S" |" K' q+ J当T位置位时，处理器正在Thumb状态下运行；8 J% d3 S9 W; J- {; t6 l
5 `5 l3 T, F. s当T位清零时，处理器正在ARM状态下运行。
+ f7 Q6 B/ f6 M. {; u1 q1 v& R! u; ?* @& U5 r
D.模式位, m0 b- d& }- ^! s& O3 R5 m8 M
' _7 i6 }: P) z& K
模式位包括M4、M3、M2、M1和M0，这些位决定处理器的操作模式。3 q$ n6 g5 t$ P* p2 c
! A) q" x% O4 E$ q. ^
10000 User mode ; 10001 FIQ mode; 10011 SVC mode ; 10111- _- Z1 m! l4 c" K
% p% _7 r; Y% Y! ~; d1 |2 s
Abort mode ; 11011 Undfined mode;
' h, a( ]5 Q7 R, F
" k$ M7 M0 U/ U9 f! F11111 System mode; 10110 Monitor mode; 10010 IRQ r$ [: Z9 P+ I1 B+ e5 ?! \8 c
/ c2 E' r$ Y2 M( _5 D1 Y' }0 S. a注意：不是所有模式位的组合都定义了有效的处理器模式，如果使用了错误的设置，将引起一个无法恢复的错误
( x7 p2 Z7 K+ l: `! a4 g' l: \ j0 U- Z6 a. F8 v' ]/ q7 t2 R Q6 D
(5)SPSR 程序状态保存寄存器$ j6 [' N* U6 q1 d3 j
3 Z" w0 k. w' A6 w% }( h% Y
每种异常都有自己的SPSR，在因为异常事件而进入异常时它保存CPSR的当前值，异常退出时可通过它恢复CPSR。' K6 ^1 c- ^* u+ p5 w
/ o4 m1 R: X$ u: J9 }5 p五、Thumb状态下的寄存器/ q, B7 p% y/ s2 F3 o
1 _: D x3 v- Z1 e
ARM状态和Thumb状态之间寄存器的关系
/ }! O/ M) u5 l2 c/ U/ ]' m- r+ _1 j1 E& K% z4 ?) f
Thumb状态寄存器与ARM状态寄存器有如下的关系：
# Z3 g; K6 E+ o! Y% x8 [; \! Q8 F4 N# f4 h9 g
Thumb状态R0～R7与ARM状态R0～R7相同；- s" R& Q. V0 v6 M
6 L1 ]+ n# n3 w/ ~
Thumb状态CPSR和SPSR与ARM状态CPSR和SPSR相同；
$ Y3 x' O! @" Q: j. C1 o# ]) u9 z- p
Thumb状态SP映射到ARM状态R13；8 t7 q8 N: Q2 k
4 t" @% H8 `- TThumb状态LR映射到ARM状态R14；
) H2 }; n9 p. n0 U* Y5 G7 c) z0 g @% {7 z
Thumb状态PC映射到ARM状态PC（R15）。4 e9 p( v. \7 v' U
# U, P; n( x4 |5 K3 V$ c) c3 i, l
" L% C% g: n$ e
注意: 在Thumb状态中，高寄存器（R8～R15）不是标准寄存器集的一部分# |: a4 P; k) f& f' i
" a( ] D' ~$ Q L3 K5 J( y六、ARM异常处理
% I" b2 n, t m3 `/ j
: e, Y3 M: T: A- o( r X前面我们已经说过异常了，所谓的异常可以理解为CPU的正常执行被打断，而不得不去完成一些特殊的工作。有些同学可能感觉还是有点抽象，举个例子说明一下吧：假如你正在努力的写代码，这个时候你肚子饿了，必须得解决呀，你就停止写代码，去吃饭了，吃完饭你又继续写代码了，过了一会，你的瞌睡虫来找你了，必须得睡觉呀，都三天三夜没睡了。睡完之后，你又开始写代码。这里的肚子饿，瞌睡虫就可以理解成异常情况，必须得处理，处理完后还得恢复以前的状态。0 }' N7 V1 ?: B' V
! o G5 _$ g/ ~! |" j那异常产生的时候，硬件上会自动做那些事情呢?注意是硬件自动做的哦，不需要我们介入的。
" @; l. y* |) {5 r" A. U \) X0 N5 a4 L( H# Z' W0 S
当一种异常发生时，硬件就会自动执行如下动作:* g; F v U) @) Z, C; I+ X
+ F8 Z% y, J% L/ c' I2 j(1)将CPSR保存到相应异常模式下的SPSR中
1 f3 b( F9 J+ ~7 y! _* {! P2 |0 \& l4 F3 D( i- l% k
(2)把PC寄存器保存到相应异常模式下的LR中' s& V& j8 j6 |* E
- A$ O1 S: ]2 ~! a1 F% \(3)将CPSR设置成相应的异常模式% d. T. H1 j- Y8 ]0 e. L
! s, c2 _, @/ d' a J, U. s
(4)设置PC寄存器的值为相应处理程序的入口地址
2 w I2 ?) \/ F6 S* r$ d( ]7 d, C- i* E3 w2 z
可以总结如下图:
7 |6 k5 `7 s7 L$ {5 e
. M# V. P. e+ a6 T! z6 u" e. r# X; R% S# l6 O% W6 H# g
细心的同学就会发现，这里的PC寄存器的值不是应该指向正在执行的指令吗?为什么图中却指向了正在提起的指令，这里的"正在提取"又有什么含义呢?呵呵，这就涉及到流水线的问题了，关于流水线我们后面会介绍的。 B+ H0 l5 @6 |% X0 k% n9 X) Y
3 J6 j. Q4 l' \( y这里我们还是先搞明白，异常产生的时候，硬件应该将PC值设为多少呢?要想明白这个问题，还必须先知道一个概念"异常向量表"。' m2 f- L3 V2 W, f
! Y3 s. m* r& m$ \
ARM一共有5种异常模式，按道理，每一种异常模式都应该有一个唯一的入口地址。这些入口地址彼此相邻，我们一般称之为异常向量表。
0 c: s: T# N& Q V0 n' {5 x, P- }) @+ D, x6 ~
7 _/ ]7 c2 s! R1 X当异常产生的时候，硬件会自动将PC的值设置为对应异常量的入口地址。具体异常向量表存放在什么位置，我们可以通过相关的协处理指令进行设置就可以了。这个我们在后期的课程中会讲到。
& P9 h0 a4 D' T8 ^8 x
) t7 P7 t* k* X( g8 y |- a5 h3 g好了到这里，我们已经知道了，异常发生时，硬件都自动做了哪些事情。那异常返回的时候，硬件也会自动做一些事情吗?呵呵，答案是没有。异常返回的时候，程序员必须做如下事情:
7 g M1 I5 K4 S! y J0 t8 d
2 J* g% |- Q6 K. `& n% r: o异常返回
+ S- U' l) p& l2 b: J i. G- A
3 H* w5 q2 Z. H1 w; l(1)从 SPSR_<mode>恢复CPSR+ S4 E9 ?9 f6 ]/ W: h+ X; v
1 G) v8 Z( z8 Z, W(2)从LR_<mode>恢复PC
+ M6 G) g: m/ k( U! U
% Z5 \3 J; v7 h9 d这些事情产生的效果就是恢复现场哦。: [% A3 N* m: z( B0 F
) l, W$ T4 E: b$ A" ^2 }, q. o+ @. I! X& P' k( J6 z6 ~
|
|
/1 
发表于 2021-9-17 11:23
收藏
淘帖
支持！
反对！