高速PCB设计信号完整性问题形成原因及方法解决

zmmdmn

随着半导体技术和深压微米工艺的不断发展,IC的开关速度目前已经从几十M H z增加到几百M H z,甚至达到几GH z。在高速PCB设计中,工程师经常会碰到误触发、阻尼振荡、过冲、欠冲、串扰等信号完整性问题。本文将探讨它们的形成原因、计算方法以及如何采用allegro中的IBIS仿真方法解决这些问题。
4 T0 i# Z5 w. P  l6 H! z
　　1信号完整性定义

, Z; c$ H1 I! J& ?　　信号完整性(Signal Integrity,简称SI)指的是信号线上的信号质量。信号完整性差不是由单一因素造成的,而是由板级设计中多种因素共同引起的。破坏信号完整性的原因包括反射、振铃、地弹、串扰等。随着信号工作频率的不断提高,信号完整性问题已经成为高速PCB工程师关注的焦点。
! l; ^8 C! P! n1 o% ^+ k# {
' L& O  ^  t8 `! \3 F3 s　　2反射

　　2.1反射的形成和计算
* \' ?1 t4 R3 z  x6 y3 b8 E
　　传输线上的阻抗不连续会导致信号反射,当源端与负载端阻抗不匹配时,负载将一部分电压反射回源端。差分线传输信号解决了不少问题。

　　什么是差分信号? 通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对线就称为差分线。差分线阻抗怎么算?各种差分信号的阻抗都不一样的，比如USB的D+ D-，差分线阻抗是90ohm，1394的差分线是110ohm，  先看看规格书或者相关资料。现在已经有很多计算阻抗工具，比如polar的si9000，影响差分阻抗的因素有线宽、差分线间距、介质介电常数、介质的厚度(差分线到参考面之间的介质厚度)，一般是调整差分线间距和线宽来控制差分阻抗的。做板的时候也要跟厂家说明哪些线要控制阻抗。一个差分信号是用一个数值来表示两个物理量之间的差异。从严格意义上来讲,所有电压信号都是差分的,因为一个电压只能是相对于另一个电压而言的。在某些系统里,系统'地'被用作电压基准点。当'地'当作电压测量基准时,这种信号规划被称之为单端的。我们使用该术语是因为信号是用单个导体上的电压来表示的。

　　差分信号的  个好处是,因为你在控制'基准'电压,所以能够很容易地识别小信号。在一个地做基准,单端信号方案的系统里,测量信号的  值依赖系统内'地'的一致性。信号源和信号接收器距离越远,他们局部地的电压值之间有差异的可能性就越大。从差分信号恢复的信号值在很大程度上与'地'的  值无关,而在某一范围内。

- M/ c* C( I+ m　　差分信号的第二个好处是,它对外部电磁干扰(EMI)是高度免疫的。一个干扰源几乎相同程度地影响差分信号对的每一端。既然pads中PADSLOGIC电压差异决定信号值,这样将忽视在两个导体上出现的任何同样干扰。除了对干扰不大灵敏外,差分信号比单端信号生成的 EMI 还要少。
6 Z3 g& j3 q) t9 u& H* z: o
　　差分信号的第三个好处是，时序定位  ，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的 LVDS(low voltage differential signaling)就是指这种小振幅差分信号技术。
! \% f7 Q2 g1 @1 l( g/ m
3 X' S; F  k' T$ m7 e3 ?　　差分可以不考虑串扰的,因为他们的串扰结果在  的接受时会抵消.另外,差分要平衡走线,平行只是平衡的一部分而已.
2 V9 ^2 m. `. r. \
　　我觉得差分对的耦合还是应该要的，对于单线匹配，虽然理论上很成熟，但是实际PCB 的线路还是有5%左右的误差(一份材料上的，我没自己做过)。另一方面，差分线可以看作一个自回路系统，或者说它的两根信号线上的信号是相关的。耦合过松，可能会引起不同来自别处的干扰，而对于有些接口电路来说，Allegro培训差分对的等长正是控制线路延迟的重要因素。所以，我觉得还是应该将差分线紧耦合的。

　　对于目前大多数高速PCB 板来说，保持很好的耦合是有利的

  x2 Y7 C7 ^4 \7 |) W　　但是希望大家不要误认为耦合是差分对的必要条件，这样有的时候反而限制了设计的思路。
' A$ R! c3 [$ U4 b9 |: v
　　做高速设计或分析的时候，不光要知道大多数人是怎么做的，更要了解别人为什么这样做，然后在别人的经验基础上进行理解和改进，不断锻炼自己创造性思维能力
6 I6 c+ i$ p2 Z; j5 l! L) m. E) _0 m
　　匹配是需要的，但匹配原因不是反射，而是降低串绕干扰程度，如果降低和采用匹配方式有关，如果串电阻，则没有效果，但如果采用接地或者接电源的端接匹配方式，则由于因为两条线的线阻抗降低而使串绕降低…

7 E. y! p9 D  l, R　　对于 PCB LAYOUT工程师来说，  关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过 Layout 的人都会了解差分走线的一般要求，pcb设计那就是“等长、等距”。等长是为了保证两个差分信号时刻保持相反极性，减少共模分量;等距则主要是为了保证两者差分阻抗一致，减少反射。“尽量靠近原则”有时候也是差分走线的要求之一。 差分走线也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果，引入共模噪声。此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个问题。在一般频率(GHz 以下)，EMI 也不会是很严重的问题，实验表明，相距 500Mils 的差分走线，在3 米之外的辐射能量衰减已经达到 60dB，足以满足 FCC 的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。下面重点讨论一下 PCB 差分信号设计中几个常见的误区。

　　认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰。虽说这种做法在大多数情况下是非常有利的，但不是  的，如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制 EMI 的目的了。如何才能保证差分走线具有良好的隔离和屏蔽呢?增大与其它信号走线的间距是  基本的途径之一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过4 倍线宽时，它们之间的干扰就极其微弱了，基本可以忽略。此外，通过地平面的隔离也可以起到很好的屏蔽作用，这种结构在高频的(10G 以上)IC 封装PCB 设计中经常会用采用，被称为 CPW 结构，可以保证严格的差分阻抗控制(2Z0).
3 W% D+ A8 l* ^0 S
; M$ ^& ^$ H# ]  a2 t/ I. u" ~# O　　认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机理是一致的，即高频信号总是沿着电感  的回路进行回流，  的区别在于差分线除了有对地的耦合之外，还存在相互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路.在 PCB 电路设计中，一般差分走线之间的耦合较小，往往只占 10~20%的耦合度，更多的还是对地的耦合，所以差分走线的主要回流路径还是存在于地平面。当地平面发生不连续的时候，无参考平面的区域，差分走线之间的耦合才会提供主要的回流通路，尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重，但还是会降低差分信号的质量，增加 EMI，要尽量避免。也有些设计人员认为，可以去掉差分走线下方的参考平面，以抑制差分传输中的部分共模信号，但从理论上看这种做法是不可取的，阻抗如何控制?不给共模信号提供地阻抗回路，势必会造成 EMI 辐射，这种做法弊大于利。
# w) s: _3 @) m" V* V4 s6 h
　　认为保持等间距比匹配线长更重要。在实际的 PCB 布线中，往往不能同时满足差分设计的要求。由于管脚分布，过孔，以及走线空间等因素存在，必须通过适当的绕线才能达到线长匹配的目的，但带来的结果必然是差分对的部分区域无法平行.PCB 差分走线的设计中  重要的规则就是匹配线长，其它的规则都可以根据设计要求和实际应用进行灵活处理。
; ^$ z. _* @) H& a; l) r
1 ^9 ]3 x3 L5 a# `9 |4 k

zawq

学习了。。。

eda189

666

Memory00

随着半导体技术和深压微米工艺的不断发展,IC的开关速度目前已经从几十M H z增加到几百M H z,甚至达到几GH z

kasumiaya123

说的不错