掌握Jz2440_ARM芯片时钟体系

uperrua

第001节_S3C2440时钟体系结构
0 u2 b. O! S# K$ x, N
2 t0 G. ~( ]% s% i2 s& m) q7 w% dS3C2440是System On Chip(SOC)，在芯片上不仅仅有CPU还有一堆外设。
- N0 B$ u& X! `, \: r! ]& r
- `2 n3 G) c: H: s) c至于有哪些外设，可以查看参考手册。在S3C2440参考手册的第一章PRODUCT OVERVIEW里面有个BLOCK DIAGRAM图：


4 o, s9 P+ g0 L- c# k
( j9 s2 p8 Z! Q3 V
可以把该图分为上中下三块，上面的是与CPU密切相关的，工作于FCLK；中间的一些对性能要求较高的设备，像LCD显示、相机等，在AHB BUS，H即为High，高速之意，工作于HCLK；下面的是一些对性能要求不那么高的低速设备，在APB BUS，P即为Peripheral之意，工作在PCLK。

& O5 N* w0 c9 x6 q( U$ v
  s" C/ y9 y9 B  A. |9 ^+ o' H在参考手册的特性里介绍了S3C2440的工作频率，Fclk最高400MHz，Hclk最高136MHz，Pclk最高68MHz。

- h% S7 c2 r' L
2 E! b% C+ _" X: F! {- `) c6 \) C如何得到以上的三种时钟？

0 Y+ [- x3 z6 A, k8 a& F

游客，如果您要查看本帖隐藏内容请回复

# m! \" c& c. G& m, }& Q

& u0 S' c# r4 ~
" l" j  G) D0 u" f" j3 U

kinidrily

研究一下，谢谢分享