找回密码
 注册
关于网站域名变更的通知
查看: 373|回复: 0
打印 上一主题 下一主题

高速传输知识点

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2018-9-4 13:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
高速传输知识点
: U' O+ G5 }/ A1 `, u* v
一、当信号在导线上高速传输时,如果始端阻抗与终端阻抗不匹配,将会出现电磁波的反射现象,它会使信号失真,产品有害的干扰脉冲,从而影响整个系统运行。1 g% C5 a0 H3 g% P
二、通常,数字逻辑电路的频率达到或超过50MHz,而且工作在这个频率之上的电路占整个系统的1/3以上,就可以称其为高速电路。
! b% [; S9 l* O- e9 u三、传输线效应,传输线会对整个电路设计带来以下效应:
' f# m5 l3 d' h: \- Z/ a4 v; D           1、反射信号(Reflected signals)
' ]1 S6 _! ^3 O3 `* n, y           2、延时和时序错误(Delay & Timing errors)
; x/ E: J$ C$ L3 j9 j4 F1 ]1 Z           3、多次跨越逻辑电平门限错误(False switching)# ^0 j* C, w  U8 z: P  a9 A$ F% S' F
           4、过冲与下冲(Overshoot & Undershoot)
: E  X0 V0 R' D# O- Q3 h0 ~           5、串扰(Crosstalk)
* v2 v3 d, t8 B2 p( g           6、电磁辐射(EMI radiation)
) V' s% {& `9 D( m四、反射信号4 b) h$ n! g- n$ }1 h
       反射信号产生的主要原因是过长的走线、未被匹配终结的传输线、过量电容或电感及阻抗失配。4 F' ]2 P" k, l! H& P/ S5 O5 M4 i
五、信号延时和时序错误
, I' S+ d3 ?: |/ i' c       信号延时和时序错误表现为信号在逻辑电平的高、低门限之前的变化时,保持一段时间信号不跳变。信号延时产生的原因包括驱动过载和走线过长。
# J; G/ B. u- j( ^3 f/ h六、多次跨越逻辑电平门限错误
# L6 P6 G, J8 [& d; |7 c: F6 x       信号在跳变的过程中可能多次跨越逻辑电平门限,从而导致这一类型错误的发生。多次跨越逻辑电平门限错误是信号振荡的一种特殊形式,即信号的振荡发生在逻辑电平门限附近,多次跨越逻辑电平门限将导致逻辑功能紊乱。3 F& M/ z; Z+ {0 u
七、过冲和下冲
5 t3 `, E/ n7 a( E: |2 R$ c+ y       走线过长或者信号变化太快,可以导致过冲和下冲的发生。虽然大多数元器件接收端有输入保护二极管保护,但有时这些过冲电平会远远超过元器件电源电压范围,仍会导致元器件的损坏。7 G+ V/ q' L  t0 g- P+ T
八、串扰
& V8 O* a3 k& S- i0 w$ [8 B       在一根信号线上有信号通过时,在PCB板上与相邻的信号线上就会感应相关的信号,这种现象称之为串扰。异步信号和时钟信号更容易产生串扰。解决串扰的方法是移开发生串扰的信号或屏蔽严重干扰的信号。信号线距离地线越近,或加大线间距,可以减少串扰信号。
0 \; C* P2 v5 F) P1 \9 K" u% l九、电磁辐射
* ^  _# l1 K- E4 q) }       电磁干扰(Electro-magnetic inteRFerence,EMI),EMI 产生的主要原因是电路工作频率太高及布局、布线不合理。1 ?; L. X7 t' G( M
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-23 00:07 , Processed in 0.125000 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表