TA的每日心情 | 开心
2019-11-15 15:23 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
下面两张图是从华为的一份“PCB的EMC设计指南”里面看到的。
) `# g2 n# ?+ ^第一：下面两张图片红色框中显示的阻抗是怎么得到的？& D6 p; I# t; [6 Y; v
第二：第一张图的几个走线叠层阻抗都是50欧，是怎么得到的？通常情况下不都是定好板厚，然后设置好相关叠层厚度，然后再通过调整走线的线宽线距来调整阻抗吗？为什么第一张图是先定好叠层的阻抗是50欧，然后再去算线宽呢？这样的50欧线宽都到8mil了。就拿ddr走线来说一般都不会走8mil的线宽啊。
$ @5 @3 R, i: o# [1 K n
, J5 x9 t; a! T- v1 ~8 I* d: a/ S0 a/ ~8 P1 b/ q% _
![]() ![]() 9 Y( U# o8 y. P/ T
; s/ }6 d+ b7 K4 G7 |! i
能不能帮忙解答一下疑惑？
# H2 S" L, }1 P8 V. q5 e, s5 j" r" \ y; Y& m
谢谢！
9 y; G$ p7 c% ^) C |
|
/1 
发表于 2017-7-5 18:58
收藏
淘帖
支持！
反对！
发表于 2017-9-6 14:01
楼主