|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
这次培训收货很多，思想比方法更重要，向着这个水平努力，不断积累技术) t9 y) T* H7 \/ i; O5 k
分享一下我的笔记，大家多多补充。。一起进步. C% L" \! n2 j& }5 o" d: }
$ z/ f/ x* m' H) d细节决定成败" h) i& W, }. N/ P' w! V0 _
) Z" s$ ~, F8 F$ f& b1 {
EMI指标：EI RE 谐波干扰 电压波动
% K: m$ L/ x# D7 \: L- x! X7 Y* sEMS指标：ESD 浪涌 电快速瞬变脉冲群抗扰度 CS RS 电压跌落（DIP）
1 B* u5 U' g0 e- @ Z* k0 b. A; m
EMC三要素：骚扰源 耦合通道 敏感设备( M4 B a: c1 |& f1 f7 W5 A/ }
, \; g9 ]+ ]8 y
基本方法：屏蔽+滤波+接地
, j6 g$ V# ^0 S
& q8 W& v; s. ^0 y! M' I屏蔽：电场屏蔽和磁场屏蔽，材料不一样9 A7 o% W2 F- M
EMC解决方法：铜箔铝箔，金属屏蔽罩，喷涂、电镀等导电层（常用于塑料外壳）、器件分开布局、铁氧体泡棉) }2 I g8 c- _5 ~, H; z
2 H3 k3 J3 c; x- S* w
滤波：在频域上处理电磁噪声
; S* f' p& T4 W3 u1 \1.电容：退藕电容，电源管脚放两个，容值相差100倍。
5 z% z" A8 p E" i5 V* R 储能电容
4 J: F& s$ m1 `5 ]) m2.PCB平面电容：500MHz以上时考虑用：电源层和地层相互靠近
' v% n: A) t6 h+ j. v$ u' q8 E; ^9 B3.电感：
1 ~8 g5 L, B' g6 }- B# a4.共模电感：也叫共模扼流圈。用于抑制传导干扰，电源先过共模电感后果差模电感。' h8 m# v2 y: m2 Q
5.磁珠：
' A B* ~3 \$ s/ y" m9 ]8 @' I1 n( }. w6 f& e p
接地：
* n! Z. U; O) o1.单点接地：低频电路（<1MHz）
T/ o2 d8 y1 d6 p7 |, `2.多点接地：高频电路（>10MHz）
+ B9 v, g T1 k0 R3.混合接地- |. Y" m! K. N1 `5 @3 d: W! P6 Y0 N
单板上的连接器金属外壳要通过金属化安装孔与板上的PGND相连- l; t' G7 Y4 S0 R; Z2 N2 \" u# L
若单板有对外接口信号跨越PGND和GND的分割区域时。则需要考虑采用数个0.1u的电容桥连或调整PGND与GND的分割
' c& x% \, P' s1 n _7 e
" Z' |3 A! Q9 u8 r( ^做EMC项目的时候，高速信号尽量走内层0 [1 W, X' x; Z" ^ M
' A0 e6 [, Y+ u9 s6 j4 k
GB9254 classA标准$ i2 x: A4 g* Z
i, m7 n; f) L5 H3 o/ }
PLL电源磁珠和两个电容滤波, @+ e$ R' o4 c3 I, |
晶振输出加串接电阻33R，并联一个电容，如果不行再去掉电容 L1 L; ?9 K3 e! P# y
复位端加电容去耦, g8 L e3 I* p7 V
电容组，建议两个相差100倍的电容0 c2 {1 u2 C6 a4 ^2 w4 j3 m
电源接口，保险丝后面加个压敏电阻5 M& N6 x% a9 q7 ?7 G/ @
电源芯片前段除了10u和0.1u，如果电流很大，再在前级加47u的电容
0 B& n3 }7 Q9 l _; @
7 l$ r0 I8 s; P8 n8 }1 V! p* h* u0 p噪声最后要导到地上面. T' V" r0 s+ l$ D a
* ^6 q1 f" g; a$ E7 g( m: z. Q机械地和板上的数字地之间加1000p电容，泄放噪声
+ L" K& J- g1 H, `' T" V( N6 t/ @! r
) c' J9 U/ R& f" p( G! c! w9 F8 X金属壳的SMA，BNC头会直接与外壳机械地导通，ESD实验会直接耦合到金属编织物上面，从而干扰板子7 A8 q) K5 } C1 h6 A" {
金属外壳屏蔽效果好，但是ESD性能差，塑料外壳正好相反) `( H( B1 G9 j. g
屏蔽孔缝的处理：孔越小辐射的能量越小
, e7 y) ?! M5 L" {: m$ r9 V h0 O2 w* S: p; j7 X) e9 S
屏蔽体的尺寸，要避免由屏蔽体尺寸形成空腔谐振
/ H" n) Q) }. e) V: G. h* W( M5 R! K/ p6 K9 n$ Q8 f8 y
RGMI总线：FPGA之间通信
1 X& h3 o7 h2 S/ g ?1 F
G* A( a# T) @- @1 e* B1 J0 T/ @PHY芯片：88e1111. _8 K8 Y/ K6 q
总线很长，考虑CPU驱动能力够不够，负载上的反射。
- J* P; ^' o0 P7 H负载太多加buffer
' C( m. H7 Z- V4 I5 M9 I u) b+ d+ L/ P. O
叠层阻抗：
& p. d5 k2 d7 N; g信号与电源层的距离尽量大于其与相邻地平面的3倍以上
7 F0 `) c& J" k: B9 X: [相邻电源层间距大于电源距离地平面的2倍以上
6 G0 @- _+ q2 S# h尽量使电源和地紧耦合 D: h: x l1 I0 k7 c
信号线宽不小于4mil。4-4原则。% M0 @ q/ v4 f% V1 B3 L" L
差分线间距不要大于信号线宽的2倍（紧耦合）
: H/ ?0 d, H" U5 L
7 n+ I/ L+ j5 F# {% A( i" p: i, }T型拓扑两边负载均衡
; C8 ?/ M' ? d* ?
3 |) e) p, @2 G) m. ^% K& {+ Z9 [' F! F晶振和电感下方不要走线1 ~- W) S/ K- F" @1 u
时钟线等一对多的，用菊花链或星形不行! n8 H9 k* `; r. `5 Z/ k
并联匹配放在菊花链的最后端
: G7 c0 \$ t, \+ Q, V机械地和数字地隔开2mm以上，所有层都是8 G/ w$ \: Q/ K! f$ v: V6 ~% h
" u8 H( s5 Q5 E高速信号优先布在最好的走线层，RX、TX信号尽量分层布线1 Q% o" L% y" [7 {9 A# Q' b5 X
0 F% o2 `1 }3 p# M. p% g
高速差分紧耦合布线，间距小于2倍线宽3 T( v* a1 E$ ?7 c0 ~, [7 z& k
5 u. a$ [4 b/ i1 g3 \4 N3 H: |防护器件：先防护后滤波9 T6 k( J4 \; z# m* X. ^9 v* _
|
|
/1 
发表于 2015-9-14 21:18
收藏
淘帖
支持！
反对！
发表于 2015-9-15 13:52
