|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 amao 于 2014-10-13 11:41 编辑 1 D: P7 _. H. H; Z# v Q9 ^1 z
: l# X5 M; v! h6 B) X% S& S4 J/ ~% N从IC封装设计角度的来看，要设计出一款好的IC封装，芯片的制造过程及一些基本知识必须要掌握。下面的文章摘自intel的宣传材料。文章简述了IC制造及封装过程。作为IC封装设计师或PCB的设计师，为了体现我们的价值，我们的工作可以嵌入到下面流程的哪个步骤中呢？
6 t0 ^8 w6 P% a' k; U更具体的封装设计方案及详细技术可以参考<<IC封装基础与工程设计实例>>一书或其它的相关书籍。# k2 l4 i# n- ?, d& M. ^
d8 T; S0 \4 k' Y4 b
2 q7 B& L& o( `" ?
可以说，中央处理器(CPU)是现代社会飞速运转的动力源泉，在任何电子设备上都可以找到微芯片的身影，不过也有人不屑一顾，认为处理器这东西没什么技术含量，不过是一堆沙子的聚合而已。是么？Intel今天就公布了大量图文资料，详细展示了从沙子到芯片的全过程，简单与否一看便知。
5 G% h3 {" q+ }" I简单地说，处理器的制造过程可以大致分为沙子原料(石英)、硅锭、晶圆、光刻(平版印刷)、蚀刻、离子注入、金属沉积、金属层、互连、晶圆测试与切割、核心封装、等级测试、包装上市等诸多步骤，而且每一步里边又包含更多细致的过程。+ r2 \9 H% Q+ K- _, [: F: ^& U
" z: u8 L" {+ o1 ^' n3 z1 J) D* H" S n1 O2 ~# k9 ~
下边就图文结合，一步一步看看：3 D* q* O% I' w3 D+ i' T: i) [: v
2 h$ W: ^4 O5 O& n
6 D5 S, A2 d3 X( I沙子：硅是地壳内第二丰富的元素，而脱氧后的沙子(尤其是石英)最多包含25％的硅元素，以二氧化硅(SiO2)的形式存在，这也是半导体制造产业的基础。
: j! B3 X( i6 G5 a3 S
, B+ q9 l$ s6 N
) O! p; i4 |* z" m硅熔炼：12英寸/300毫米晶圆级，下同。通过多步净化得到可用于半导体制造质量的硅，学名电子级硅(EGS)，平均每一百万个硅原子中最多只有一个杂质原子。此图展示了是如何通过硅净化熔炼得到大晶体的，最后得到的就是硅锭(Ingot)。
1 y: Y3 U& B: A. @$ t
; Y5 v' Z/ a3 b
单晶硅锭：整体基本呈圆柱形，重约100千克，硅纯度99.9999％。# M; A. D! i, v& G( K% i6 T
6 ]" ?" K! ?* t, M. G
第一阶段合影$ M) c& o9 P s+ q9 Q7 W/ Z
( j) V- f9 O% A) o( o7 Y
/ w& q+ ^, d/ U9 a# e: f6 l" h
" a; R" W! k; g# B/ c1 M( ^+ Z+ g% }* b( I" O& t
硅锭切割：横向切割成圆形的单个硅片，也就是我们常说的晶圆(Wafer)。顺便说，这下知道为什么晶圆都是圆形的了吧？( B4 @0 Z4 }! r: ?: f& C: ]; t
5 G$ }. ^& N2 I, ~! {! Y; Q {晶圆：切割出的晶圆经过抛光后变得几乎完美无瑕，表面甚至可以当镜子。事实上，Intel自己并不生产这种晶圆，而是从第三方半导体企业那里直接购买成品，然后利用自己的生产线进一步加工，比如现在主流的45nm HKMG(高K金属栅极)。值得一提的是，Intel公司创立之初使用的晶圆尺寸只有2英寸/50毫米。
4 o6 e2 d5 q5 g4 s( d
+ y- O& c& a; C* {* ]/ E) Q2 \
第二阶段合影6 @- F* j0 V W+ V6 c
# P O$ B6 Z4 @8 z$ W! v
( z- ?( M5 x J" o+ Q O. I
& i" N8 {3 O# ?# ?7 K光刻胶(Photo Resist)：图中蓝色部分就是在晶圆旋转过程中浇上去的光刻胶液体，类似制作传统胶片的那种。晶圆旋转可以让光刻胶铺的非常薄、非常平。
' a9 S$ \9 o0 S6 B# q8 Z3 P3 I
9 \& H; p4 K0 f; e) U光刻：光刻胶层随后透过掩模(Mask)被曝光在紫外线(UV)之下，变得可溶，期间发生的化学反应类似按下机械相机快门那一刻胶片的变化。掩模上印着预先设计好的电路图案，紫外线透过它照在光刻胶层上，就会形成微处理器的每一层电路图案。一般来说，在晶圆上得到的电路图案是掩模上图案的四分之一。
* Y2 G6 b: M x" K
$ |3 V- l. K+ S- l" T8 O光刻：由此进入50-200纳米尺寸的晶体管级别。一块晶圆上可以切割出数百个处理器，不过从这里开始把视野缩小到其中一个上，展示如何制作晶体管等部件。晶体管相当于开关，控制着电流的方向。现在的晶体管已经如此之小，一个针头上就能放下大约3000万个。
/ G# A( x& m7 t% V+ E9 k
2 p0 m$ B$ W/ T
第三阶段合影
7 {- G( q: r, @5 z
( t j8 f! E: U' _! U( v2 T1 ^
6 x7 W9 g. S1 E% t1 }0 a 2 {% C) |1 T4 [2 |5 Y5 X, _- g$ n
7 y' ^; I* h: C+ k% `6 k- P溶解光刻胶：光刻过程中曝光在紫外线下的光刻胶被溶解掉，清除后留下的图案和掩模上的一致。
3 f& c9 ^+ M7 P, N. H! \
% v: O' B. u7 |( d& g8 _
蚀刻：使用化学物质溶解掉暴露出来的晶圆部分，而剩下的光刻胶保护着不应该蚀刻的部分。8 v( R+ u. f+ G ^1 E' z: R
" f6 P: U2 R7 e! C3 m9 r/ o清除光刻胶：蚀刻完成后，光刻胶的使命宣告完成，全部清除后就可以看到设计好的电路图案。
9 O4 O5 m$ J5 e
$ m- e+ H$ N0 I
第四阶段合影
7 {" r6 I4 q8 s; C% T
8 h! a- w. ?* \4 w, m# h: D) `
) M9 V4 z1 N$ }% u8 q
光刻胶：再次浇上光刻胶(蓝色部分)，然后光刻，并洗掉曝光的部分，剩下的光刻胶还是用来保护不会离子注入的那部分材料。0 P; W$ x5 h! c! \1 z2 ^/ y+ y Z
1 r ]6 \0 t4 S5 D) S* k. R
离子注入(Ion Implantation)：在真空系统中，用经过加速的、要掺杂的原子的离子照射(注入)固体材料，从而在被注入的区域形成特殊的注入层，并改变这些区域的硅的导电性。经过电场加速后，注入的离子流的速度可以超过30万千米每小时。
$ L" y, Y- D% p( i# a2 ]3 x
' m% V$ b" P7 E5 w清除光刻胶：离子注入完成后，光刻胶也被清除，而注入区域(绿色部分)也已掺杂，注入了不同的原子。注意这时候的绿色和之前已经有所不同。% G" I8 z( k2 q
: P; p) W+ M8 W7 u" r$ Z
第五阶段合影9 G l4 K% {9 K4 O& r( P2 k
6 y. F" k+ Y" S0 S3 {3 I3 \" h* r
晶体管就绪：至此，晶体管已经基本完成。在绝缘材(品红色)上蚀刻出三个孔洞，并填充铜，以便和其它晶体管互连。9 p+ m9 {# j w; B7 Q5 a
# O+ g9 P3 V/ Z2 e; V9 }2 o; ?
电镀：在晶圆上电镀一层硫酸铜，将铜离子沉淀到晶体管上。铜离子会从正极(阳极)走向负极(阴极)。. f1 x6 _* |9 Z. S
9 b" W7 E" E6 S& ~7 u铜层：电镀完成后，铜离子沉积在晶圆表面，形成一个薄薄的铜层。* `: f6 S0 g( G8 M
& K# H) C. |7 c5 L ?' _- l4 ~第六阶段合影' C( }' h4 I" K# w
. |- a$ F$ ~' l2 \( b* X
' o& K- C" i# i& |9 {
3 F; e/ @" A: ?$ _6 o! t
, |6 y- Z* k' A' e- `3 Q. X
抛光：将多余的铜抛光掉，也就是磨光晶圆表面。
3 Z: [0 T" g# c9 K
8 E' I8 l' O( V
金属层：晶体管级别，六个晶体管的组合，大约500纳米。在不同晶体管之间形成复合互连金属层，具体布局取决于相应处理器所需要的不同功能性。芯片表面看起来异常平滑，但事实上可能包含20多层复杂的电路，放大之后可以看到极其复杂的电路网络，形如未来派的多层高速公路系统。 C8 C1 ~" ]8 w& B* e4 T
. Z8 h! K' O. F# w第七阶段合影9 e* ~9 z0 q, @' U0 }& L2 r1 `
1 V9 G' G. `0 x% r$ D* |$ y- |
) u& K$ }4 ^; s7 d9 V% t
6 i! n7 n/ _ {8 W- J2 o! F) z晶圆测试：内核级别，大约10毫米/0.5英寸。图中是晶圆的局部，正在接受第一次功能性测试，使用参考电路图案和每一块芯片进行对比。) M! G2 N2 n$ C8 H5 B8 N
; I0 w/ s- r* d5 y1 L/ ~
晶圆切片(Slicing)：晶圆级别，300毫米/12英寸。将晶圆切割成块，每一块就是一个处理器的内核(Die)。
5 h7 u: x4 k$ u8 L
5 k0 U9 J1 D% Q/ p8 g/ O: B丢弃瑕疵内核：晶圆级别。测试过程中发现的有瑕疵的内核被抛弃，留下完好的准备进入下一步。' b& |. c* R+ ~) N! y
- ?6 _5 t* [- b" A4 g第八阶段合影
! z8 ~ D' f! o& Y4 D0 R, { I0 }. V
$ T+ }( r# ^1 t$ z, f
/ @5 Y) C1 [: T" T" D, F
单个内核：内核级别。从晶圆上切割下来的单个内核，这里展示的是Core i7的核心。
8 d) g9 N( R" P3 D3 Z$ x/ q
% _- u$ g$ _1 Y& F
封装：封装级别，20毫米/1英寸。衬底(基片)、内核、散热片堆叠在一起，就形成了我们看到的处理器的样子。衬底(绿色)相当于一个底座，并为处理器内核提供电气与机械界面，便于与PC系统的其它部分交互。散热片(银色)就是负责内核散热的了。
; k) Q' i K4 e4 Q* c
& P# m; G% v4 A5 P e
处理器：至此就得到完整的处理器了(这里是一颗Core i7)。这种在世界上最干净的房间里制造出来的最复杂的产品实际上是经过数百个步骤得来的，这里只是展示了其中的一些关键步骤。% E$ v5 _4 x6 W
# q% v* B5 x" i$ d第九阶段合影 t6 W& g/ G4 L7 O9 [
, X+ y" N; n& o: X8 c! Y6 R7 b
: j+ Y G y" ]9 g4 _- I等级测试：最后一次测试，可以鉴别出每一颗处理器的关键特性，比如最高频率、功耗、发热量等，并决定处理器的等级，比如适合做成最高端的Core i7-975 Extreme，还是低端型号Core i7-920。% P+ v* o5 w z& d" Z
% v% I, z* v0 `3 e: N0 v5 }
装箱：根据等级测试结果将同样级别的处理器放在一起装运。" K. x% y( D1 t. y6 F0 c' g
9 l( z# j# `7 N& T0 k
& D: Z* [( T9 \9 f9 Q( Q
第十阶段合影* D3 e$ m! Z5 M: _
零售包装：制造、测试完毕的处理器要么批量交付给OEM厂商，要么放在包装盒里进入零售市场。这里还是以Core i7为例。
* I: `4 h2 \ U4 z" [5 P |
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2014-10-13 10:58
收藏
淘帖
支持！
反对！
发表于 2014-10-15 15:36
