贡献DDR3的相关设计规范文档一份

這侽孓譙悴丶

个人总结，如有写的不好之处望请见谅。欢迎提出建议，共同学习！

游客，如果您要查看本帖隐藏内容请回复

! d$ b: L' z% F% x# G
3 N0 }- M; o7 p. ]9 E) R/ g
( j) @* Z4 i( l* L

tt4661391

仔细看了。非常棒。就是我平时设置的时候遇到一个问题。就是等长值的设定呀。当我设定的值是0:5mil的时候，最后出来的结构往往是最长的线和最短的线中间差了10MIL的间距。这个就尴尬了。导致不通过。就有没有避免这种情况出现的设置呢？

這侽孓譙悴丶

zouwh512 发表于 2014-4-30 14:43
6 b- [( t+ k9 H2 X; _看了您的资料，觉得写得很接近实际，应该是实际做过设计，要不然不可能这么接地气。另外想交个朋友，

恩，平时的DDR都是按这个标准做的，除非客户有自己另外的的要求。那个资料是做过之后总结的。可以啊！

Dcpc109353191

666

hucy12

感写分享，学习学习
  o3 z& q& ^/ s) z( ~& U3 W- ]

cyx13579

66666666666
) ?0 s* ]0 d. Y5 J  e6 q  V

papaya0136

我来学习学习

Dc2025042710a

先顶后下是个好习惯。

PCB梵高

非常感谢分享
: Z' U* f) ^) r; A# r1 B. ]. H

Dc2025042768a

顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶
9 O$ @: L$ i8 E7 n% V

Dc2024081667h

djfkdaldfjalsjflasdf

blueicegmb

感谢分享~~

pcb设计worker

学习

Dc2025031240a

你好

jinshan010

kkkkkkkkkkkkkkkk

Dc2023050733a

DDR地址线分组需不需要同组同层？

jonechao

学习

QIQIQIQAQ灬

学习学习
1 O" X* p; K1 a$ X# S/ r/ P