DDR芯片的GND管脚是否必须通孔接地

xinzh

DDR芯片在TOP层，L2层是完整的参考地平面，如果将GND管脚打1-2的盲孔接地，这样可行吗？

huo_xing

guhcun 发表于 2024-11-29 09:36
这个是比较特殊的试验板，整板元件不能有插件，除了GND过孔可以是通孔，其他过孔必须盲埋孔，而且主芯片 ...

6 d( X' P9 Q2 z8 @7 w& B6 {什么叫特殊试验板，估计是你们还没有你们的客户懂的多。交流了这么久，大概信息：1. 你们可能是pcb外包公司，客户可能是大学/国企性质研究院。
, P9 C+ k9 S4 k% N( \' ], G4 o2. 22层板只是为了搞定ddr布线，并且ddr所有布线参考gnd。（以前接触到的研究院性质的客户都是按书本上东西来）
  J) |1 T+ _4 w
3. DDR和CPU不在同层，那么你们客户说gnd用通孔，信号用HDI孔就是对的。
( T# R+ ^9 {0 C$ \/ X; K6 f1 `
4. 用了HDI孔后stub只在埋孔L2-L21部分有影响。表层的盲孔没有了。高速信号的stub影响不能忽略。厚板卡的过孔stub可以友情提醒客户。
  Q  j# T1 d3 D. P5.  gnd必须通孔是考虑信号返回路径：假设内部走线在L5，L1走线参考L2，L5参考L4/L6，L22走线参考L21。如果L1和L22的gnd孔用HDI，L2,L5/L6,L21这三个平面在ddr区域是完全隔离的。需要通过其他地方的通孔gnd连接，这样和信号跨平面没区别了。
6. 客户在高速信号方面知识比你们强。最好是听他们的，并且这种客户一般比较强势。
3 H- O7 l' T5 V! {0 x2 P) M

huo_xing

guhcun 发表于 2024-11-28 19:56
1 r$ `. U' g% A+ p, R/ XLPDDR5的实验板，中间层GND平面比较多，DDR走线用了6层，要求每层走DDR线都参考GND平面，因为成本不考虑 ...

: G8 Z; ?& i5 `/ _( }5 r1. 你这个回复是矛盾的啊。想要信号质量，那么对厚板卡必须要考虑stub。
" ?' n( ^" m. U& b: f2. 就你这个描述看，感觉22层只是为了ddr线。并且还有成本考虑，那你们该评估下具体方案是否合适，一般来说，LPDDR哪里用得到22层。
+ P3 y- @2 [6 q3. 从信号完整性来看，高速信号的stub有时候比参考层是电源还严重。
) k/ p3 _3 S  E) {4. 同样，你GND用的是HDI孔。那么L20层布的完整返回路径是什么：L1参考L2。L21参考L20或者L19.但是L19/L20和L2是不通的，需要从其他地方的通孔gnd绕。并且这个通孔gnd还不在ddr区域。这个问题是不是类似信号跨平面分割了。从这个角度看，你还不如参考ddr的电源平面来的好。
0 G3 c( d2 k7 g: Z6 @7 o

xinzh

huo_xing 发表于 2024-11-28 14:36
22层板，那板厚要到2.5mm~3mm了。DDR多少速率，太高速要考虑过孔stub。如果不在乎成本，考虑背钻工艺

LPDDR5的实验板，中间层GND平面比较多，DDR走线用了6层，要求每层走DDR线都参考GND平面，因为成本不考虑过孔stub，但是不确定DDR的GND管脚如果只打盲孔接地会不会影响信号质量。之前没有考虑这个问题，DDR所有的GND管脚只打盲孔接地，而且线也已经绕好等长，现在才想起里要打通孔，打通孔以后内层的信号线都要重新调整，这样很麻烦。

xinzh

huo_xing 发表于 2024-11-29 10:02
3 {% N. R  A( O' b什么叫特殊试验板，估计是你们还没有你们的客户懂的多。交流了这么久，大概信息：1. 你们可能是pcb外包公 ...

. w$ k4 ^* y2 L* K& O  NDDR的线序完全按照客户之前设计的板子来
% W, F, b8 ~* H  ]

xinzh

huo_xing 发表于 2024-11-29 10:02
什么叫特殊试验板，估计是你们还没有你们的客户懂的多。交流了这么久，大概信息：1. 你们可能是pcb外包公 ...

* T# X! m" H  CCPU引脚3000多

xinzh

huo_xing 发表于 2024-11-29 10:02
! g) C8 a( p, @9 K& Z什么叫特殊试验板，估计是你们还没有你们的客户懂的多。交流了这么久，大概信息：1. 你们可能是pcb外包公 ...

EMC试验板听说过没？
+ c0 K0 y9 U6 J6 d) @4 W% u

xinzh

huo_xing 发表于 2024-11-29 09:11
这是什么奇葩逻辑，你们交付的是产品还是pcblayout？
1. 要是产品，客户为什么要关心pcb设计。验收功能 ...

/ q$ q% F2 |; y( R1 `) ]这个是比较特殊的试验板，整板元件不能有插件，除了GND过孔可以是通孔，其他过孔必须盲埋孔，而且主芯片单独放一面，其他元件必须放另一面。电源就有好几十组，其中还有几组几十A的大电流电源

huo_xing

guhcun 发表于 2024-11-29 09:05
) B% |- u' W4 l7 k- m) Q最初的完成的设计是2阶16层，按常规做法DDR信号大部分参考电源平面，交给客户后，客户又想让所有DDR必须 ...

这是什么奇葩逻辑，你们交付的是产品还是pcblayout？
1. 要是产品，客户为什么要关心pcb设计。验收功能不就好了。
% t4 L& J2 [" F" H2. 要是pcb外包，那么成本关你们屁事。客户怎么要求怎么来。
3. 还是那句话，LPDDR哪里需要16层。8层板顶天了。随便去找几个方案公司的demo看看，大部分是4层或6层。向海思这种面向消费电子的，还有双面板的ddr
0 ~" S0 U1 }2 ?% K! {

xinzh

huo_xing 发表于 2024-11-29 08:48
1. 你这个回复是矛盾的啊。想要信号质量，那么对厚板卡必须要考虑stub。
2. 就你这个描述看，感觉22层只 ...

最初的完成的设计是2阶16层，按常规做法DDR信号大部分参考电源平面，交给客户后，客户又想让所有DDR必须参考地平面，客户就决定把叠层就加到22了

6940

66666666666666666666666666666666

huo_xing

guhcun 发表于 2024-11-28 20:15

既然是LPDDR5，那么设计策略可以改变的。
) ]( U" ]* E! C1. DATA布线在L1和L3。这样GND用HDI没问题。
2 DATA布线不考虑pcb等长，通过软件做时序匹配。
: w) b6 u- g) r% v0 n0 e% J& A3. address布线参考电源平面就好了，不需要是gnd的。这样成本能下来很多
4. 另外，从LPDDR4以后。很多的内存颗粒厂家为方便pcb，都没有严格要求data group布线需要同组同层了。原因也是软件能处理时序

xinzh

huo_xing 发表于 2024-11-28 15:48
不是布线充裕问题。层数22不用考虑布线空间了。大概率是板卡上有小间距器件，必须用HDI。

xinzh

( t: h' ^9 q* c) p# \
1111111111111111

qawsedfffrr

huo_xing 发表于 2024-11-28 15:48
; b3 l, j$ J# o- h3 e不是布线充裕问题。层数22不用考虑布线空间了。大概率是板卡上有小间距器件，必须用HDI。

, h5 c, ~" I4 y6 ?我指的是DDR底下放GND通孔

athena_lu

因地置宜吧。
密的地方盲孔，稀的地方通孔。