问一个射频座底层地挖空的问题

秦子墨

问一下射频的老哥们，射频座或者射频弹片地下所有层都要挖空嘛，10层板；我理解挖个2层作用就够了吧，不需要全部挖空吧，不全挖空地的话会有啥影响，影响天线的发射效率嘛？不是很理解，毕竟挖空2~3层后，还有7层 GND 铜皮做隔离呢，能够隔离其他干扰， 射频大佬帮忙分析分析

msw139318

谢谢

msw139318

感谢分享

soll_20240925

学习学习，了解下看看

guchenglihua

网上扒的内容@超級狗 大师觉得怎么样？
6 d8 l/ x' m9 t天线馈线接口及天线座部分:
1.RF走线回路须做50欧阳抗，和模块同层走线;走线回路尽量成一条直线，不要出现分支、棱角和折直角(>=90°以上大圆弧)，线径宽度和器件焊盘宽度一致，走线回路越短越好;
  \4 E2 c+ F% h2 l' k2.天线馈线回路及管脚正下面邻层(L2 层)掏空，对应第三层(L3)提供对应完整的地层，即用第三层做 RF 走线地层3.两边包地到 RF 线的距离要等距，两边要用间隔 30mil以内地过孔对称连接地层，GND4.过孔不要打在净空区，两边包地的安全间距不要太小，20mil左右;
( q& C* w" _' o5.RF 回路旁边远离电源和时钟等敏感走线;
0 L; I  r: ~; U$ M( z6.RF 座子中间表层要挖空，挖到参考层

Ean666米乐

我们都是挖的天线座的当前层，第二层。参考第三层。

马路1573

挖空几层，要看阻抗控制，让EDA算一下就知道了

kingweison

:):)

wen11902

@超级狗 版主，求一份PCIE 4.0设计规范（参考），谢谢

秦子墨

wen11902 发表于 2024-9-12 15:51
' C4 X; F8 s- U3 J- p不是走线下面挖空，是PCIE封装焊盘（插和被插都要，一时忘记插在插槽的叫什么了），耦合电容也挖。主要目 ...

PCIE座下面挖空是吧，这个我理解，主要还是为了特性阻抗

wen11902

秦子墨 发表于 2024-9-12 15:32
6 A( Z3 r5 V! z6 s! [PCIE信号隔层挖？减少信号的寄生电容，提高信号完整性？

不是走线下面挖空，是PCIE封装焊盘（插和被插都要，一时忘记插在插槽的叫什么了），耦合电容也挖。主要目的是减少寄生电容和阻抗匹配
! h5 v# [& A0 {! ]

秦子墨

wen11902 发表于 2024-9-12 15:17
没做过射频，不过我做过PCIE全挖空的（为了减小寄生电容，并不是看挖空多少层，而是挖空深度）

6 b( {0 A/ ^0 R- O$ D2 o: iPCIE信号隔层挖？减少信号的寄生电容，提高信号完整性？

wen11902

没做过射频，不过我做过PCIE全挖空的（为了减小寄生电容，并不是看挖空多少层，而是挖空深度）