EDA365电子论坛网

标题: PCB差分线这样走影响大吗 [打印本页]

作者: wudipk2010    时间: 2024-4-24 15:10
标题: PCB差分线这样走影响大吗
5 w; u0 x9 h, k7 p& D
如上图,一段高速差分走线在黄色圈区域被一个GND过孔隔开,这样的走线方式对阻抗的影响大吗。. K% h. @0 v0 w9 L$ e1 ~
(图是某个服务器主板的PCB)
7 S, `2 C" w" k8 h
作者: 九爷    时间: 2024-4-24 16:14
一般不这样布线,可以换层布线
作者: yangjinxing521    时间: 2024-4-24 16:31
有的时候就用就行了。。。
作者: allegro用户    时间: 2024-4-24 17:38
差分走最重要的还是等长与完整的参考平面
作者: sphai    时间: 2024-4-25 09:25
看速率,能不这样走就最好,实在没办法也只能这样走,速率不高影响不大,速率高可以仿真一下看影响大不大
作者: allegro用户    时间: 2024-4-25 09:27
一般不这样布线,可以换层布线
作者: Dc202404252a    时间: 2024-4-25 15:00
一般不这样布线哦,一般会是绕线等长补偿
作者: Dc2023090674h    时间: 2024-4-26 10:59
这个主要是看速率和走线长度,走了差分线这种走法阻抗肯定是变了,但是如果速率很低就是影响很小
作者: 9494646    时间: 2024-4-26 13:54
能不这样,最好避开,地孔的话也相对好点
作者: Jamie_he2015    时间: 2024-4-26 15:01
一般不这样子走线喔,如有条件就尽量优化下,如是在无条件改善,也得接受或者加层. {9 ]: `! F6 w: |4 w2 F

作者: EDUCATION    时间: 2024-4-27 06:50
速率不高可以,速率高最好仿真一下试试
作者: 大周王朝    时间: 2024-4-28 17:23
低速时,可能没啥问题,跑高速,可能影响较大,有问题
作者: tao    时间: 2024-4-28 17:48
本帖最后由 tao 于 2024-4-28 17:53 编辑
+ V$ ]  e# F, V. }. x4 U
0 r4 H: k" q9 d% d2 B5 z虽然跨别的焊盘分开了,此焊盘为空或者普通信号估计影响不大!等你消息。
作者: 65770096    时间: 2024-5-17 16:19
九爷 发表于 2024-4-24 16:14
9 [2 u2 I+ @8 X, F一般不这样布线,可以换层布线
( X* f  B+ v' e, |- V* y
这是ddr,怎么能说换层就换层呢,同组同层
作者: 65770096    时间: 2024-5-17 16:21
上下两边的单端线看看能不能调一下,给差分让出一个通道,走一起
作者: Andromedanalog    时间: 2024-5-21 14:39
这样的话耦合性会差一点,不过差分最重要的还是等长,低速信号应该没事




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2