EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
近年来，随着中国新基建、[color=var(--weui-LINK)][url=]中国制造2025[/url]规划的持续推进，单 ARM处理器越来越难胜任工业现场的功能要求，特别是如今能源电力、工业控制、智慧医疗等行业，往往更需要ARM + FPGA架构的处理器平台来实现例如多路/高速AD采集、多路网口、多路串口、多路/高速并行DI/DO、高速数据并行处理等特定功能，因此ARM + FPGA架构处理器平台愈发受市场欢迎。 0 P8 y) L; m) P: f2 G
因此，创龙科技一年前正式推出了国产化率100%的ARM + FPGA工业核心板，它基于全志T3 + 紫光同创Logos处理器设计。
5 z: M: L: m- v$ ]4 \/ V! }% J0 f) j- I1 c0 U: s
全志T3为准车规级芯片，四核ARM Cortex-A7架构，主频高达1.2GHz，支持双路网口、八路UART、SATA大容量存储接口，同时支持4路显示、GPU以及1080P H.264视频硬件编解码。另外，创龙科技已在T3平台适配国产 嵌入式系统翼辉[color=var(--weui-LINK)][url=]SylixOS[/url]，真正实现软硬件国产化。
' \! T5 E0 @: I1 f1 G
紫光同创Logos PGL25G/PGL50G FPGA在工业领域应用广泛，逻辑资源分别为27072/51360，与国外友商产品pin to pin兼容，主要用于多通道/高速AD采集或接口拓展。因其价格低、质量稳定、开发环境易用等优点，受到工业用户的广泛好评。尤其是开发环境，最快3天可完成从国外友商产品到紫光同创产品的切换。 8 ?2 W) i$ ~/ ~
图1 ARM + FPGA典型应用场景
6 Z" J2 i0 [2 ]0 t0 G$ j. ySPI通信优势与应用场景 SPI(Serial Peripheral Inte RFace)是一种用于串行数据传输的通信协议，SPI通信具有带宽高、实时性强、传输速度快、连接简单、可靠性高和灵活性强等优势。
: z( o8 O7 a O* B- s* t0 ?& d
SPI协议适用于许多嵌入式系统和外围设备之间的通信需求，可提供快速、可靠和灵活的数据传输，非常适合“小数据-低时延”和“大数据-高带宽”的应用场景。
9 ]) U* w0 K3 n/ f! \+ \
图2 SPI通信总线
$ s2 w& M0 p5 X+ P1 ~I2C通信优势和应用场景 I2C(Inter-Integrated Circuit)是一种串行双向通信协议，I2C通信具有硬件资源需求低、简单灵活、可靠性高和支持多种设备类型等优势。 9 _1 M. b" R+ H& c- u
I2C协议可提供简单、可靠和灵活的数据传输。它广泛应用于各种传感器、存储设备、显示设备和通信模块等领域。适用控制命名传输和系统配置的应用场景。 ( u- T, H' y% G" a* a5 z
图3 I2C通信总线
7 |; ?$ N4 n8 s* _. `) S/ h. s' K% ^3 {4 f
国产T3 + FPGA的SPI与I2C通信方案介绍 本章节主要介绍全志科技T3与紫光同创Logos基于SPI、I2C的ARM + FPGA通信方案，使用的硬件平台为：创龙科技TLT3F-EVM工业评估板。I2C通信案例案例功能：实现T3(ARM Cortex-A7)与FPGA的TWI(I2C)通信功能。" E ]2 K" ~9 b E9 Z
FPGA案例源码为“4-软件资料\Demo\fpga-demo\i2c_slave”，实现I2C Slave功能，并内置用户可读写寄存器、LED寄存器、KEY寄存器。
! y+ D0 m7 q8 J8 MARM端作为I2C Master，可通过TWI(I2C)总线读写FPGA端用户可读写寄存器0x00、LED写寄存器0x01（写1则点亮FPGA端LED，写0则熄灭），以及查看KEY寄存器0x02检测FPGA端用户输入按键状态。
% m' g, L6 R7 @! Q$ ` I) a案例测试：评估板上电，请先加载运行FPGA端可执行程序。执行如下命令可查看到I2C总线上的挂载设备，其中0x2a为FPGA端I2C Slave的地址。 9 J/ d) o+ n6 m+ ]
Target#echo "1 4 1 7" > /proc/sys/kernel/printk //屏蔽内核printk打印，避免I2C驱动扫描找不到设备时打印警告信息 Target#i2cdetect -r -y 0 3 @5 t8 o6 y' L$ U8 J8 H: Q
图4
n( _' [$ [8 N y4 g7 {3 A执行如下命令，读写FPGA端用户可读写寄存器0x00。 - c7 {: c# P! K8 D5 |4 b/ A
Target#i2cset -f -y 0 0x2a 0x00 0x55 //往寄存器0x00写0x55 Target#i2cget -f -y 0 0x2a 0x00 //读取寄存器0x00，值为0x55 1 ~- {4 F5 D) e& r* n6 _
图5
& N+ U0 s. c1 q6 G
执行如下命令，写FPGA端LED寄存器0x01，实现对FPGA端用户可编程指示灯控制。
2 Q- o( s) [2 Z' `
Target#i2cset -f -y 0 0x2a 0x01 0xc0 //往LED寄存器0x01写0xc0，点亮FPGA端LED3、LED4 Target#i2cset -f -y 0 0x2a 0x01 0x00 //往LED寄存器0x01写0x00，熄灭FPGA端LED3、LED4 4 {9 E. }* C$ H2 S8 Y! D
图6 执行如下命令，读FPGA端KEY寄存器0x02，实现对FPGA端用户输入按键的状态检测。
& p* m; F5 L( p O) v
Target#i2cget -f -y 0 0x2a 0x02 //读取KEY寄存器0x02，值为0xe0
! R* l7 Q* d/ {
图7 请按下FPGA端用户输入按键KEY7并保持按下状态，再执行如下命令。 ; F3 t' c% V0 c. c
Target#i2cget -f -y 0 0x2a 0x02 //读取KEY寄存器0x02，值为0xc0
5 p9 m& q! `4 [; r* C9 w
图8 请按下FPGA端用户输入按键KEY8并保持按下状态，再执行如下命令。
' ~3 ?* x$ s" @' q0 s
Target#i2cget -f -y 0 0x2a 0x02 //读取KEY寄存器0x02，值为0xa0 8 S; g+ U2 r) @5 n C
图9请按下FPGA端用户输入按键KEY9并保持按下状态，再执行如下命令。 - k9 \/ |8 d# I" x. |; o
Target#i2cget -f -y 0 0x2a 0x02 //读取KEY寄存器0x02，值为0x60 图10 基于Linux的SPI通信案例
0 W& b0 f; j) f4 r案例功能：基于Linux系统，实现T3(ARM Cortex-A7)与FPGA的SPI通信功能。
! ~/ T+ u2 C4 Y4 s8 Z0 u! p7 p3 N
ARM端案例源码为“4-软件资料\Demo\module-demos\spi_rw”，实现SPI Master功能，具体如下： （1）打开SPI设备节点，如：/dev/spidev0.1。 （2）使用ioctl配置SPI总线，如SPI总线极性和相位、通信速率、数据长度等。 （3）选择模式为单线模式或双线模式。当设置SPI总线为双线模式时，发送数据为单线模式，接收数据为双线模式。 （4）发送数据至SPI总线，以及从SPI总线读取数据。 校验数据，然后打印读写速率、误码率。 ! n3 Y6 k& N% T$ V, s/ Q
FPGA端案例源码为“4-软件资料\Demo\fpga-demos\dram_spi”和“4-软件资料\Demo\fpga-demos\dram_spi_dual”，实现SPI Slave功能，具体说明如下：（1）将SPI Master发送的数据保存至DRAM。（2）SPI Master发起读数据时，FPGA从DRAM读取数据通过SPI总线传输至SPI Master。当SPI总线为双线模式时，接收数据支持双线模式，而发送数据仅支持单线模式。
, D# \7 u; G. o4 g6 ]6 d* o
图11 ARM端程序流程图9 ^8 `5 v+ [" ]; H& m' f* J# l
案例测试：评估板上电，请先加载运行FPGA端可执行程序，若进行SPI单线模式测试，请运行案例"dram_spi\bin\"目录下的程序可执行文件；若进行SPI双线模式测试，请运行"dram_spi_dual\bin\"目录下的程序可执行文件。同时将ARM端可执行程序spi_rw拷贝至评估板文件系统任意目录下。
' w% F3 w& g' H( u' p; Z进入评估板文件系统，执行如下命令查看新生成的spidev设备节点。 0 J( m- J" D V/ E
Target#ls /dev/spidev0.1
) B# M& T) D; d8 {
图12
执行如下命令查询程序命令参数。 9 U2 }; V) r# d4 d9 ]; S
Target#./spi_rw -h 图13
1 SPI单线模式 1.1 功能测试 执行如下命令运行程序，ARM通过SPI总线写入1KByte随机数据至FPGA DRAM，然后读出数据、进行数据校验，同时打印SPI总线读写速率和误码率，最终实测写速率为2.405MB/s，读速率为2.405MB/s，误码率为0。如下图所示。
, `; o( [6 N: y0 c) B4 B4 l
Target#./spi_rw -d /dev/spidev0.1 -s 50000000 -OH -m 1 -S 1024 -c 2 / U, B, D, ~/ }9 @ o
参数解析： -d：设备节点； -s：设置通信时钟频率(Hz)，本次测试设置SPI总线通信时钟频率为50MHz，则SPI单线模式理论通信速率为：(50000000 / 1024 / 1024 / 8)MB/s ≈ 5.96MB/s； -O：空闲状态时，SCLK为高电平(CPOL=1)； -H：从第二个跳变沿开始采样(CPHA=1)； -m：选择模式传输模式（1表示单线模式，2表示双线模式）； -S：设置传输数据大小，单位为Byte； -c：循环传输数据包的次数。
. q( j! @3 X' i; `8 }$ _: R
图14
1.2 性能测试 （1）基于50MHz时钟频率 执行如下命令运行程序，基于50MHz时钟频率、增大读写数据量测试SPI总线最高传输速率。ARM通过SPI总线写入1MByte随机数据至FPGA DRAM，然后读出数据，不做数据检验，最后打印SPI总线读写速率和误码率，如下图所示。 % J* `# y+ G' b7 _! V9 }% p$ p3 ~
备注：本案例设计一次读写1KByte随机数据至FPGA DRAM，因此误码率较高。
- X+ l. V4 S$ S" T
Target#./spi_rw -d /dev/spidev0.1 -s 50000000 -OH -m 1 -S 1048576 -c 2 % _; G. O6 B! _0 E9 M+ z
图15 / K7 a5 r5 h8 ^- h$ ?. p3 g/ p
本次测试设置SPI总线通信时钟频率为50MHz，则SPI单线模式理论通信速率为：(50000000 / 1024 / 1024 / 8)MB/s ≈ 5.96MB/s。从上图可知，本次实测写速率为5.757MB/s，读速率为5.757MB/s，接近理论通信速率。
2 N) ]7 ?: [3 @) \0 u% u0 `+ n) y本次测试SPI使用了DMA传输，测得CPU的占用率约为1%，如下图所示。0 n; N1 t( O4 k0 S$ y6 }8 E
图16 （2）基于100MHz时钟频率 执行如下命令运行程序，测试基于100MHz时钟频率的SPI单线模式的最高通信带宽。ARM通过SPI总线写入1MByte随机数据至FPGA DRAM并读出数据，不做数据检验，最后打印SPI总线读写速率和误码率，如下图所示。
4 o9 M3 Q! p* p: L$ D5 `
备注：本次测试旨在测试SPI的最高传输速率，目前SPI速率最大支持50MHz时钟频率，当时钟频率配置到最大100MHz时速率会出现时序问题，现象是整体往右移了1bit。例如发送10000000，实际接收到01000000，并在测试中出现误码。 8 s# q- M3 \- W3 ]% S8 J
Target#./spi_rw -d /dev/spidev0.1 -s 100000000 -OH -m 1 -S 1048576 -c 100 图17根据官方数据手册（如下图），SPI总线通信时钟频率理论值最大为100MHz。本次测试设置SPI总线通信时钟频率为最大值100MHz，则SPI单线模式理论速率为：(100000000 / 1024 / 1024 / 8)MB/s ≈ 11.92MB/s。从上图可知，在100MHz下实测SPI单线模式写速率为：11.331MB/s，SPI单线模式读速率为：11.331MB/s，接近理论通信速率。 " X% ]6 H; y. w( H
图18 本次测试SPI使用了DMA传输，测得CPU的占用率约为1%，如下图所示。
: h2 f/ }4 H( f0 k* f* q
图19 2 SPI双线模式 2.1 功能测试 执行如下命令运行程序，ARM通过SPI总线写入1KByte随机数据至FPGA DRAM，然后读出数据、进行数据校验，同时打印SPI总线读写速率和误码率，如下图所示。
j. \# T! q" v$ I+ o
Target#./spi_rw -d /dev/spidev0.1 -s 50000000 -OH -m 2 -S 1024 -c 1 0 [' m/ t6 _& ^
参数解析： -d：设备节点； -s：设置通信时钟频率(Hz)，本次测试设置SPI总线通信时钟频率为50MHz，则SPI双线模式理论通信速率为：(50000000 / 1024 / 1024 / 4)MB/s ≈ 11.92MB/s； -O：空闲状态时，SCLK为高电平(CPOL=1)； -H：从第二个跳变沿开始采样(CPHA=1)； -m：选择模式传输模式（1表示单线模式，2表示双线模式）； -S：设置传输数据大小，单位为Byte； -c：循环传输数据包的次数。 % D! n2 a" |0 V/ @
图20
9 g9 g$ U# {; o# G; P: R从上图可知，本次实测写速率为2.577MB/s，读速率为5.222MB/s，误码率为0。
) i6 R$ N2 u0 O5 n- S1 ]4 `& l- x
2.2 性能测试 （1）基于50MHz时钟频率 执行如下命令运行程序，基于50MHz时钟频率、增大读写数据量测试SPI总线最高传输速率。ARM通过SPI总线写入1MByte随机数据至FPGA DRAM，然后读出数据，不做数据检验，最后打印SPI总线读写速率和误码率，最终本次实测写速率为5.892MB/s，读速率为11.365MB/s。如下图所示。
3 @2 n7 n7 e% c# c/ p7 H7 M* X
备注：本案例设计一次读写1KByte随机数据至FPGA DRAM，因此误码率较高。 : |' P m7 _) j9 O7 t
Target#./spi_rw -d /dev/spidev0.1 -s 50000000 -OH -m 2 -S 1048576 -c 1 - }. k4 t; I9 x" I; T0 M
图21 本次测试设置SPI总线通信时钟频率为50MHz，则SPI单线模式理论通信速率为：(50000000/1024/1024/8)MB/s ≈ 5.96MB/s；SPI双线模式理论通信速率为：(50000000 / 1024 / 1024 / 4)MB/s ≈ 11.92MB/s。
, P6 V$ N2 H0 m R5 }9 h. g7 Q
本次测试SPI使用了DMA传输，测得CPU的占用率约为0%，如下图所示。
4 y: H C/ C' {- O) K
图22（2）基于100MHz时钟频率 . }- a( u- {, C/ T
执行如下命令运行程序，测试基于100MHz时钟频率的SPI双线模式的最高通信带宽。ARM通过SPI总线写入1MByte随机数据至FPGA DRAM并读出数据，不做数据检验，最后打印SPI总线读写速率和误码率，最终在100MHz下实测SPI双线模式写速率为：11.684MB/s，SPI双线模式读速率为：23.432MB/s。如下图所示。 0 K% W, @" I: v% g+ U
备注：本次测试旨在测试SPI的最高传输速率，目前SPI速率最大支持50MHz时钟频率，当时钟频率配置到最大100MHz时速率会出现时序问题，现象是整体往右移了1bit。例如发送10000000，实际接收到01000000，并在测试中出现误码。 ' n' r& A2 q& V) p! [# g8 k$ ~" F
Target#./spi_rw -d /dev/spidev0.1 -s 100000000 -OH -m 2 -S 1048576 -c 100
图23
4 r. y0 l/ ?0 G. ^根据官方数据手册（如下图），SPI总线通信时钟频率理论值最大为100MHz。本次测试设置SPI总线通信时钟频率为最大值100MHz，则SPI单线模式理论通信速率为：(100000000/1024/1024/8)MB/s ≈ 11.92MB/s；SPI双线模式理论速率为：(100000000 / 1024 / 1024 / 4)MB/s ≈ 23.84MB/s。
/ W0 Q% C: A( E( I
图24 本次测试SPI使用了DMA传输，测得CPU的占用率约为0%，如下图所示。
5 N: j l" h2 ~; H) u
图25
t' J8 y* n' ^. D* E; @基于Linux-RT的SPI通信案例
) ~) b6 {( b0 G
案例功能：基于Linux-RT实时系统，演示T3(ARM Cortex-A7)与FPGA之间的SPI通信功能。本案例通信数据量少、带宽低，但实时性高，适用于对通信带宽要求不高，但通信实时性有严格要求的工控场合。
/ {2 p6 K& }' |* S+ m
ARM端案例源码为“4-软件资料\Demo\module-demos\rt_spi_rw”，实现SPI Master功能，具体如下： （1）打开SPI设备节点。如：/dev/spidev0.1。 （2）使用ioctl配置SPI总线。如SPI总线极性和相位、通信速率、数据字长度等。 （3）创建实时线程。 （4）发送数据至SPI总线，以及从SPI总线读取数据。 （5）打印发送、接收的速率和传输耗时。 校验数据，然后打印读写速率、误码率。
3 T! A+ n. b# e( L3 X
FPGA端案例源码为“4-软件资料\Demo\fpga-demos\dram_spi”，实现SPI Slave功能，具体如下：（1）将SPI Master发送的数据保存至DRAM。SPI Master发起读数据时，FPGA从DRAM读取数据并通过SPI总线传输至SPI Master。
; T5 e1 j% G9 Y; j; U! m7 Q
图26 ARM端程序流程图+ d' D2 L- K- d" m9 `
案例测试：由于我司默认使用是的Linux内核，因此需参考Linux系统使用手册文档中的“替换内核、内核模块”章节将Linux系统启动卡替换为Linux-RT系统。
0 [( @6 |" I7 A2 a
评估板上电，请先加载运行FPGA端可执行程序。将ARM端可执行文件rt_spi_rw拷贝至评估板文件系统任意目录下，执行如下命令，查看新生成的spidev设备节点。 , |' }+ f7 s- [4 j" b
Target#ls /dev/spidev0.1 Q) q8 [# T: N
: Z/ r; K5 a/ N$ M
图27 执行如下命令，查询程序命令参数。 + w4 J% h, A, j+ m4 T- A6 m" E
Target#./rt_spi_rw -h % u9 J2 `- ?, M. O. J, X
图28 1 非轮询方式 执行如下命令运行程序，ARM通过SPI总线写入随机数据至FPGA DRAM，然后读出数据、进行数据校验，同时打印SPI总线读写速率、传输耗时和误码率，最终实测最小耗时为44us，最大耗时为167us，平均耗时为48us；写速率为0.076MB/s，读速率为0.076MB/s，误码率为0。如下图所示。
; K. d5 T. v* U9 H
Target#./rt_spi_rw -d /dev/spidev0.1 -s 50000000 -OH -S 4 -c 1024 7 _' }4 Q( f. q9 h) ~8 K! F
参数解析： -d：设备节点； -s：设置通信时钟频率(Hz)，本次测试设置SPI总线通信时钟频率为50MHz，则理论通信速率为：(50000000 / 1024 / 1024 / 8)MB/s ≈ 5.96MB/s； -O：空闲状态时，SCLK为高电平(CPOL=1)； -H：从第二个跳变沿开始采样(CPHA=1)； -S：设置传输数据大小，单位为Byte； -c：循环传输数据包的次数。
/ t Z! ?! o% q$ e0 Q8 m: z/ z
图29 2 轮询方式 执行如下命令运行程序，ARM通过SPI总线写入4Byte随机数据至FPGA DRAM，读出数据、进行数据校验，同时打印SPI总线读写速率、传输耗时和误码率，最终实测最小耗时为27us，最大耗时为152us，平均耗时为30us；写速率为0.118MB/s，读速率为0.118MB/s，误码率为0。如下图所示。 % z2 i3 r# L1 Y& p. N
Target#./rt_spi_rw -d /dev/spidev0.1 -s 50000000 -OHp -S 4 -c 1024
) e' C7 U' x( k' z
参数解析： -d：设备节点； -s：设置通信时钟频率(Hz)，本次测试设置SPI总线通信时钟频率为50MHz，则理论通信速率为：(50000000 / 1024 / 1024 / 8)MB/s ≈ 5.96MB/s； -O：空闲状态时，SCLK为高电平(CPOL=1)； -H：从第二个跳变沿开始采样(CPHA=1)； -p：SPI发送端采用轮询方式（每次发送数据量≤64Byte）； -S：设置传输数据大小，单位为Byte； -c：循环传输数据包的次数。
$ u5 Q; v' f2 d4 l; ^" a9 t4 o8 l& |1 e
图30
( u9 n4 n6 T5 `* C% c' q
更多全国产T3 + Logos工业核心板产品资料可长按二维码识别下载9 ?7 _; n4 d7 ?8 U d1 b$ B
& E0 I$ p, t! r5 S) I
亦可添加如下客服微信进行咨询（即刻添加，马上咨询） 5 l' K: t$ H& x. o
如需购买全志T3 + Logos工业评估板，请登录创龙科技天猫旗舰店：[color=var(--weui-LINK)]tronlong.tmall.com！ 全志T3技术交流群：535860770，欢迎加入！ 紫光同创Logos技术交流群：311416997，欢迎加入！
: i& s* n+ l; |) k- {7 Y0 H! J% X1 j1 ?2 l& y/ ?
| 
/1 
楼主
收藏
淘帖
支持！
反对！